公开(公告)号：US20080237640A1

公开(公告)日：2008-10-02

申请号：US12059902

申请日：2008-03-31

申请人： Umesh K. Mishra ,  Yi Pei ,  Siddharth Rajan ,  Man Hoi Wong

发明人： Umesh K. Mishra ,  Yi Pei ,  Siddharth Rajan ,  Man Hoi Wong

IPC分类号： H01L29/267 ,  H01L21/205 ,  H01L21/336

CPC分类号： H01L29/7786 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02458 ,  H01L21/02516 ,  H01L21/0254 ,  H01L29/0891 ,  H01L29/1608 ,  H01L29/2003

摘要： A method for fabricating nitrogen-face (N-face) nitride-based electronic devices with low buffer leakage, comprising isolating a buffer from a substrate with an AlGaInN nucleation layer to suppress impurity incorporation from the substrate into the buffer. A method for fabricating N-face nitride-based electronic devices with low parasitic resistance and high breakdown, comprising capping a device structure with a conductive layer to provide extremely low access and/or contact resistances, is also disclosed.

摘要翻译： 一种用于制造具有低缓冲器泄漏的氮面（N面）氮化物基电子器件的方法，包括用AlGaInN成核层从衬底隔离缓冲器以抑制从衬底掺入缓冲器中的杂质。 还公开了一种用于制造具有低寄生电阻和高击穿的N面氮化物基电子器件的方法，其包括用导电层封装器件结构以提供极低的访问和/或接触电阻。

公开(公告)号：US07935985B2

公开(公告)日：2011-05-03

申请号：US12059902

申请日：2008-03-31

申请人： Umesh K. Mishra ,  Yi Pei ,  Siddharth Rajan ,  Man Hoi Wong

发明人： Umesh K. Mishra ,  Yi Pei ,  Siddharth Rajan ,  Man Hoi Wong

IPC分类号： H01L29/66

CPC分类号： H01L29/7786 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02458 ,  H01L21/02516 ,  H01L21/0254 ,  H01L29/0891 ,  H01L29/1608 ,  H01L29/2003

摘要： A method for fabricating nitrogen-face (N-face) nitride-based electronic devices with low buffer leakage, comprising isolating a buffer from a substrate with an AlGaInN nucleation layer to suppress impurity incorporation from the substrate into the buffer. A method for fabricating N-face nitride-based electronic devices with low parasitic resistance and high breakdown, comprising capping a device structure with a conductive layer to provide extremely low access and/or contact resistances, is also disclosed.

摘要翻译： 一种用于制造具有低缓冲器泄漏的氮面（N面）氮化物基电子器件的方法，包括用AlGaInN成核层从衬底隔离缓冲器以抑制从衬底掺入缓冲器中的杂质。 还公开了一种用于制造具有低寄生电阻和高击穿的N面氮化物基电子器件的方法，其包括用导电层封装器件结构以提供极低的访问和/或接触电阻。

公开(公告)号：US20090218599A1

公开(公告)日：2009-09-03

申请号：US12127661

申请日：2008-05-27

申请人： Umesh K. Mishra ,  Tomas A. Palacios Gutierrez ,  Man Hoi Wong

发明人： Umesh K. Mishra ,  Tomas A. Palacios Gutierrez ,  Man Hoi Wong

IPC分类号： H01L29/778

CPC分类号： H01L29/7783 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7787

摘要： A method for fabricating a potential barrier for a nitrogen-face (N-face) nitride-based electronic device, comprising using a thickness and polarization induced electric field of a III-nitride interlayer, positioned between a first III-nitride layer and a second III-nitride layer, to shift, e.g., raise or lower, the first III-nitride layer's energy band with respect to the second III-nitride layer's energy band by a pre-determined amount. The first III-nitride layer and second III-nitride layer each have a higher or lower polarization coefficient than the III-nitride interlayer's polarization coefficient.

摘要翻译： 一种用于制造氮 - 面（N面）氮化物基电子器件的势垒的方法，包括使用位于第一III族氮化物层和第二层氮化物层之间的III族氮化物中间层的厚度和极化感应电场 III族氮化物层相对于第二III族氮化物层的能带移动（例如）升高或降低第一III族氮化物层的能带预定量。 第一III族氮化物层和第二III族氮化物层各自具有比III族氮化物夹层的极化系数更高或更低的偏振系数。