利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

8 条记录 (耗时 0.02 秒)

    Writing and reading data from a queue
    3.
    发明授权
    Writing and reading data from a queue 失效
    从队列写入和读取数据

    公开(公告)号：US06836809B2

    公开(公告)日：2004-12-28

    申请号：US10226083

    申请日：2002-08-22

    申请人： Matthew M. Bace

    发明人： Matthew M. Bace

    IPC分类号： G06F300

    CPC分类号： G06F5/10 ,  G06F2205/108

    摘要： A method of processing data includes writing a data block of size m where m is greater than zero into a queue. The method also includes reading a data block of size n where n is greater than zero from the queue and where the size of n is different from the size of m. The queue can be a FIFO queue. The queue can also have a configurable size.

    摘要翻译： 处理数据的方法包括将m大于零的大小为m的数据块写入队列。 该方法还包括从队列读取大小为n的数据块，其中n大于零的数据块，其中n的大小与m的大小不同。 队列可以是FIFO队列。 队列也可以具有可配置的大小。

    METHOD AND APPARATUS FOR SETTING AN I/O BANDWIDTH-BASED PROCESSOR FREQUENCY FLOOR
    5.
    发明申请
    METHOD AND APPARATUS FOR SETTING AN I/O BANDWIDTH-BASED PROCESSOR FREQUENCY FLOOR 有权
    用于设置基于I / O带宽处理器频率地板的方法和装置

    公开(公告)号：US20140129858A1

    公开(公告)日：2014-05-08

    申请号：US13992706

    申请日：2011-12-21

    申请人： Ankush Varma ,  Ian M. Steiner ,  Krishnakanth V. Sistla ,  Matthew M. Bace ,  Vivek Garg ,  Martin T. Rowland ,  Jeffrey S. Wilder

    发明人： Ankush Varma ,  Ian M. Steiner ,  Krishnakanth V. Sistla ,  Matthew M. Bace ,  Vivek Garg ,  Martin T. Rowland ,  Jeffrey S. Wilder

    IPC分类号： G06F1/32

    CPC分类号： G06F1/324 ,  G06F13/382

    摘要： An apparatus and method for managing a frequency of a computer processor. The apparatus includes a power control unit (PCU) to manage power in a computer processor. ThePCU includes a data collection module to obtain transaction rate data from a plurality of communication ports in the computer processor and a frequency control logic module coupled to the data collection module, the frequency control logic to calculate a minimum processor interconnect frequency for the plurality of communication ports to handle traffic without significant added latency and to override the processor interconnect frequency to meet the calculated minimum processor interconnect frequency.

    摘要翻译： 一种用于管理计算机处理器的频率的装置和方法。 该装置包括用于管理计算机处理器中的电力的功率控制单元（PCU）。 PCU包括数据采集模块，用于从计算机处理器中的多个通信端口获得交易速率数据，以及耦合到数据收集模块的频率控制逻辑模块，频率控制逻辑来计算多个 通信端口来处理流量而没有显着增加的延迟，并且覆盖处理器互连频率以满足计算的最小处理器互连频率。