-
公开(公告)号：US07243264B2
公开(公告)日：2007-07-10
申请号：US10285987
申请日：2002-11-01
申请人： Wolf-Dietrich Weber , Chien-Chun Chou , Jeffrey Allen Ebert , Stephen W. Hamilton , Michael J. Meyer
发明人： Wolf-Dietrich Weber , Chien-Chun Chou , Jeffrey Allen Ebert , Stephen W. Hamilton , Michael J. Meyer
IPC分类号： G06F11/00
CPC分类号： G06F11/0793 , G06F11/0757 , H04L69/40
摘要： A method and apparatus for error handling in networks have been described. The method configures a plurality of cores, wherein each core is connected with and associated with each of one of a plurality of initiators. The method further connects one or more of the initiators to a network. Next, one or more of the initiators determine an error in one or more of the cores and communicate the error.
摘要翻译： 已经描述了用于网络中的错误处理的方法和装置。 该方法配置多个核心，其中每个核心与多个启动器中的一个启动器中的每一个连接并与之相关联。 该方法还将一个或多个启动器连接到网络。 接下来，一个或多个启动器确定一个或多个核心中的错误并传达错误。
-
2.发明授权公开(公告)号：US06816814B2
公开(公告)日：2004-11-09
申请号：US10293734
申请日：2002-11-12
IPC分类号： G06F1130
CPC分类号： G06F11/26 , G01R31/318314 , G06F17/5022
摘要： The present invention includes a method and apparatus for decomposing and verifying configurable hardware. In one embodiment, the method includes automatically decomposing a hardware system into a set of one or more units, creating a test-bench for each of the set of units, and verifying each of the set of units before verifying the hardware system design.
摘要翻译： 本发明包括用于分解和验证可配置硬件的方法和装置。 在一个实施例中，该方法包括将硬件系统自动分解为一个或多个单元的集合，为该组单元中的每一个创建测试台，以及在验证硬件系统设计之前验证该组单元中的每一个。
-
3.发明授权公开(公告)号：US07299155B2
公开(公告)日：2007-11-20
申请号：US11118044
申请日：2005-04-29
IPC分类号： G06F11/30
CPC分类号： G06F11/26 , G01R31/318314 , G06F17/5022
摘要： The present invention includes a method and apparatus for decomposing and verifying configurable hardware. In one embodiment, the method includes automatically decomposing a set of one or more units at a first level of a configurable hardware system design hierarchy into a set of two or more units of a lower level of the hardware system design hierarchy. The set of one or more units at a first level includes one or more units dynamically instantiated at design creation time as well as at least a first unit composed of a previously instantiated hardware system composed with two or more levels of units within the hardware system design hierarchy of the previously instantiated hardware system.
摘要翻译： 本发明包括用于分解和验证可配置硬件的方法和装置。 在一个实施例中，该方法包括将可配置硬件系统设计层级的第一级别的一个或多个单元的集合自动分解成硬件系统设计层级的较低级别的两个或多个单元的集合。 第一级的一个或多个单元的集合包括在设计创建时刻动态实例化的一个或多个单元以及至少由硬件系统设计中由两个或多个单元级构成的先前实例化的硬件系统组成的第一单元 先前实例化的硬件系统的层次结构。
-
4.发明授权Various methods and apparatuses for interfacing of a protocol monitor to protocol checkers and functional checkers 有权用于将协议监视器与协议检查器和功能检查器接口的各种方法和装置公开(公告)号：US07194658B2
公开(公告)日：2007-03-20
申请号：US10627333
申请日：2003-07-24
IPC分类号： G06F11/00
CPC分类号： G06F11/261
摘要： Various methods and apparatuses are described in which a software programming interface connects one or more functional checker components and one or more protocol checker components to an interconnect monitor component. A computer readable medium stores code for the one or more functional checker components for Intellectual Property (IP) cores, one or more protocol checker components, the interconnect monitor component, and the software programming interface. The monitor component has code to build data structures containing protocol data types requested by a checker component and code on where to deliver data based upon a particular type of data requested by the checker component.
摘要翻译： 描述了各种方法和装置，其中软件编程接口将一个或多个功能检查器组件和一个或多个协议检查器组件连接到互连监视器组件。 计算机可读介质存储用于知识产权（IP）核心，一个或多个协议检查器组件，互连监视器组件和软件编程接口的一个或多个功能检查器组件的代码。 监视器组件具有构建包含由检查器组件请求的协议数据类型的数据结构的代码，以及基于由检验器组件请求的特定类型的数据传送数据的代码。
-
-
-
搜索结果
4 条记录 (耗时 0.038 秒)