公开(公告)号：US07120072B2

公开(公告)日：2006-10-10

申请号：US10881001

申请日：2004-06-30

申请人： Yibin Ye ,  Dinesh Somasekhar ,  Muhammad M Khellah ,  Fabrice Paillet ,  Stephen H Tang ,  Ali Keshavarzi ,  Shih-Lien L Lu ,  Vivek K De

发明人： Yibin Ye ,  Dinesh Somasekhar ,  Muhammad M Khellah ,  Fabrice Paillet ,  Stephen H Tang ,  Ali Keshavarzi ,  Shih-Lien L Lu ,  Vivek K De

IPC分类号： G11C7/00

CPC分类号： G11C11/405

摘要： A two transistor memory cell includes a write transistor and a read transistor. When reading the memory cell, the read transistor is turned on, and a voltage develops on a read bit line.

摘要翻译： 双晶体管存储单元包括写晶体管和读晶体管。 读取存储单元时，读取晶体管导通，读取位线上产生电压。

公开(公告)号：US07230846B2

公开(公告)日：2007-06-12

申请号：US11151982

申请日：2005-06-14

申请人： Ali Keshavarzi ,  Stephen H Tang ,  Dinesh Somasekhar ,  Fabrice Paillet ,  Muhammad M Khellah ,  Yibin Ye ,  Vivek K De ,  Gerhard Schrom

发明人： Ali Keshavarzi ,  Stephen H Tang ,  Dinesh Somasekhar ,  Fabrice Paillet ,  Muhammad M Khellah ,  Yibin Ye ,  Vivek K De ,  Gerhard Schrom

IPC分类号： G11C11/34

CPC分类号： G11C11/404 ,  G11C2211/4016

摘要： In general, in one aspect, the disclosure describes a memory array including a plurality of memory cells arranged in rows and columns. Each memory cell includes a transistor having a floating body capable of storing a charge. A plurality of word lines and purge lines are interconnected to rows of memory cells. A plurality of bit lines are interconnected to columns of memory cells. Driving signals provided via the word lines, the purge lines, and the bit lines can cooperate to alter the charge of the floating body region in one or more of the memory cells.

摘要翻译： 通常，在一个方面，本公开描述了包括以行和列布置的多个存储单元的存储器阵列。 每个存储单元包括具有能够存储电荷的浮动体的晶体管。 多个字线和清除线与存储器单元的行互连。 多个位线被连接到存储器单元的列。 通过字线提供的驱动信号，清除线和位线可以协作以改变一个或多个存储器单元中的浮体区域的电荷。

公开(公告)号：US07102358B2

公开(公告)日：2006-09-05

申请号：US10880337

申请日：2004-06-29

申请人： Ali Keshavarzi ,  Fabrice Paillet ,  Muhammad M Khellah ,  Dinesh Somasekhar ,  Yibin Ye ,  Stephen H Tang ,  Mohsen Alavi ,  Vivek K De

发明人： Ali Keshavarzi ,  Fabrice Paillet ,  Muhammad M Khellah ,  Dinesh Somasekhar ,  Yibin Ye ,  Stephen H Tang ,  Mohsen Alavi ,  Vivek K De

IPC分类号： G01R31/26

CPC分类号： G01R31/2621 ,  G01R19/16571

摘要： A transistor may have degraded characteristics because of an overvoltage condition. The degraded characteristics may be sensed to determine that the transistor has previously been subjected to an overvoltage condition.

摘要翻译： 由于过电压状态，晶体管可能具有劣化特性。 可以感测劣化特性以确定晶体管先前已经经受过压状态。

公开(公告)号：US07532528B2

公开(公告)日：2009-05-12

申请号：US11772151

申请日：2007-06-30

申请人： Dinesh Somasekhar ,  Muhammad M Khellah ,  Yibin Ye ,  Nam Sung Kim ,  Vivek K De

发明人： Dinesh Somasekhar ,  Muhammad M Khellah ,  Yibin Ye ,  Nam Sung Kim ,  Vivek K De

IPC分类号： G11C7/00

CPC分类号： G11C11/4091 ,  G11C7/08 ,  G11C29/02 ,  G11C29/026 ,  G11C29/028 ,  G11C2207/005

摘要： A memory system having a selectable configuration for sense amplifiers is included. The memory system can include bit cells and a switch module coupled to the bit cell and to a first portion of a sense amplifier. The switch module can connect, disconnect or cross couple the bit cell to the sense amplifier based on a test for the input offset voltage of first portion of the sense amplifier. A similar configuration can be implemented by a second portion of the sense amplifier. The system can also include a programmer module to configure a setting of the switch module and can include a column select module to couple the bit cells to the sense amplifiers based on what column of bit cell is to be read. Other embodiments are also disclosed.

摘要翻译： 包括具有用于读出放大器的可选配置的存储器系统。 存储器系统可以包括位单元和耦合到位单元和读出放大器的第一部分的开关模块。 开关模块可以基于对读出放大器的第一部分的输入偏移电压的测试来连接，断开或将该位单元交叉耦合到读出放大器。 类似的配置可以由读出放大器的第二部分来实现。 该系统还可以包括用于配置开关模块的设置的编程器模块，并且可以包括列选择模块，以便基于要读取的位单元的列来将位单元耦合到读出放大器。 还公开了其他实施例。

公开(公告)号：US07397395B2

公开(公告)日：2008-07-08

申请号：US11059174

申请日：2005-02-16

申请人： James W Tschanz ,  Mircea R. Stan ,  Muhammad M Khellah ,  Yibin Ye ,  Vivek K De

发明人： James W Tschanz ,  Mircea R. Stan ,  Muhammad M Khellah ,  Yibin Ye ,  Vivek K De

IPC分类号： H03M7/00

CPC分类号： G06F13/4213 ,  H03K19/23 ,  H03M5/145 ,  Y02D10/14 ,  Y02D10/151

摘要： In general, in one aspect, the disclosure describes an apparatus inluding a representative majority voter gate to analyze bit transitions of a pluraility of bits. The plurailuty of bits are analzed in groups. The representative majority voter gate generates an invert signal based on the analysis. The apparatus further inludes a conditional inverter to apply the invert signal to the pluraility of bits.

摘要翻译： 一般来说，在一个方面，本公开描述了一种包括代表性的多数选民门来分析多个位的位转换的装置。 分组的分类分析。 代表大多数选民门根据分析产生反转信号。 该装置进一步包括条件反相器将反相信号应用于多个位。

公开(公告)号：US07268569B2

公开(公告)日：2007-09-11

申请号：US11027696

申请日：2004-12-28

申请人： Arman Vassighi ,  Ali Keshavarzi ,  Vivek K De

发明人： Arman Vassighi ,  Ali Keshavarzi ,  Vivek K De

IPC分类号： G01R31/02

CPC分类号： G11C29/02 ,  G11C29/021 ,  G11C29/028 ,  G11C2029/5006

摘要： A thermal feedback loop controls leakage current during burn-in of a circuit.

摘要翻译： 热反馈回路控制电路老化期间的漏电流。

公开(公告)号：US08762692B2

公开(公告)日：2014-06-24

申请号：US11904395

申请日：2007-09-27

申请人： Ethan Schuchman ,  Hong Wang ,  Chris Weaver ,  Belliappa M Kuttanna ,  Asit Mallick ,  Vivek K De ,  Per Hammarlund

发明人： Ethan Schuchman ,  Hong Wang ,  Chris Weaver ,  Belliappa M Kuttanna ,  Asit Mallick ,  Vivek K De ,  Per Hammarlund

IPC分类号： G06F9/00 ,  G06F1/32 ,  G06F9/30

CPC分类号： G06F9/30083 ,  G06F1/3203 ,  G06F1/3234 ,  G06F1/3237 ,  G06F1/324 ,  G06F1/3246 ,  G06F1/3265 ,  G06F1/3268 ,  G06F1/3296 ,  G06F9/30043 ,  G06F9/30105 ,  G06F9/3012 ,  G06F9/3013 ,  G06F9/461 ,  Y02D10/126 ,  Y02D10/128 ,  Y02D10/153 ,  Y02D10/154 ,  Y02D10/172 ,  Y02D50/20

摘要： Methods and apparatuses for reducing power consumption of processor switch operations are disclosed. One or more embodiments may comprise specifying a subset of registers or state storage elements to be involved in a register or state storage operation, performing the register or state storage operation, and performing a switch operation. The embodiments may minimize the number of registers or state storage elements involved with the standby operation by specifying only the subset of registers or state storage elements, which may involve considerably fewer than the total number of registers or state storage or elements of the processor. The switch operation may be switch from one mode to another, such as a transition to or from a sleep mode, a context switch, or the execution of various types of instructions.

摘要翻译： 公开了用于降低处理器开关操作功耗的方法和装置。 一个或多个实施例可以包括指定要参与寄存器或状态存储操作的寄存器或状态存储元件的子集，执行寄存器或状态存储操作，以及执行开关操作。 这些实施例可以通过仅指定寄存器或状态存储元件的子集来最小化与备用操作相关的寄存器或状态存储元件的数量，其可能涉及明显少于处理器的寄存器或状态存储器或元件的总数量。 切换操作可以从一种模式切换到另一种模式，例如转换到睡眠模式，上下文切换或各种类型的指令的执行。

公开(公告)号：US07620119B2

公开(公告)日：2009-11-17

申请号：US10879512

申请日：2004-06-29

申请人： Siva G. Narendra ,  Yatin Hoskote ,  Saurabh Dighe ,  Nitin Y. Borkar ,  Vivek K De

发明人： Siva G. Narendra ,  Yatin Hoskote ,  Saurabh Dighe ,  Nitin Y. Borkar ,  Vivek K De

IPC分类号： H04L27/14 ,  H04B1/18

CPC分类号： H04L27/06

摘要： A communications receiver includes a digital counter to count transitions of a carrier signal subject to on/off keying.

摘要翻译： 通信接收机包括数字计数器，用于对经过开/关键控的载波信号的转换进行计数。

公开(公告)号：US07262632B2

公开(公告)日：2007-08-28

申请号：US11095951

申请日：2005-03-31

申请人： Peter Hazucha ,  Gerhard Schrom ,  Tanay Karnik ,  Vivek K De

发明人： Peter Hazucha ,  Gerhard Schrom ,  Tanay Karnik ,  Vivek K De

IPC分类号： H03K19/173 ,  G06F7/38

CPC分类号： G01R31/31725 ,  G01R31/31711 ,  G01R31/31726

摘要： Systems and methods are disclosed for measuring signals on an integrated circuit die. In one embodiment, a reference signal is distributed to die locations proximal to the signals to be measured. The reference signal is transmitted over transport paths coupling each of the signals to be measured to the die output. The signals to be measured are transmitted over their respective transport paths and measured at the die output. The relative delay between the signals can be calculated using the reference signal measurements.

摘要翻译： 公开了用于测量集成电路管芯上的信号的系统和方法。 在一个实施例中，将参考信号分布到靠近待测信号的位置的模具位置。 参考信号通过将要测量的每个信号耦合到管芯输出的传输路径传输。 要测量的信号通过其各自的传输路径传输并在管芯输出端测量。 可以使用参考信号测量来计算信号之间的相对延迟。