公开(公告)号：US07687357B2

公开(公告)日：2010-03-30

申请号：US11965679

申请日：2007-12-27

申请人： Yong-Soo Kim ,  Hong-Seon Yang ,  Seung-Ho Pyi ,  Tae-Hang Ahn

发明人： Yong-Soo Kim ,  Hong-Seon Yang ,  Seung-Ho Pyi ,  Tae-Hang Ahn

IPC分类号： H01L21/8234 ,  H01L27/088

CPC分类号： H01L29/0847 ,  H01L21/18 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/7848

摘要： A method for fabricating a transistor, the method includes forming a gate over a substrate to form a first resultant structure, forming a gate spacer at first and second sidewalls of the gate, etching portions of the substrate proximate to the gate spacer to form a recess in a source/drain region of the substrate, forming a first epitaxial layer including germanium to fill the recess, and performing a high temperature oxidation process to form a second epitaxial layer including germanium over an interfacial layer between the substrate and the first epitaxial layer, the second epitaxial layer having a germanium concentration that is higher than a germanium concentration of the first epitaxial SiGe layer, thereby forming a second resultant structure.

摘要翻译： 一种用于制造晶体管的方法，该方法包括在衬底上形成栅极以形成第一结构结构，在栅极的第一和第二侧壁处形成栅极间隔物，蚀刻靠近栅极间隔物的衬底的部分以形成凹陷 在衬底的源极/漏极区域中形成包括锗的第一外延层以填充凹槽，并且进行高温氧化工艺以在衬底和第一外延层之间的界面层上形成包括锗的第二外延层， 所述第二外延层的锗浓度高于所述第一外延SiGe层的锗浓度，从而形成第二结晶结构。

公开(公告)号：US20090001418A1

公开(公告)日：2009-01-01

申请号：US11965679

申请日：2007-12-27

申请人： Yong-Soo KIM ,  Hong-Seon Yang ,  Seung-Ho Pyi ,  Tae-Hang Ahn

发明人： Yong-Soo KIM ,  Hong-Seon Yang ,  Seung-Ho Pyi ,  Tae-Hang Ahn

IPC分类号： H01L27/088 ,  H01L21/8234

CPC分类号： H01L29/0847 ,  H01L21/18 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/7848

摘要： A method for fabricating a transistor, the method includes forming a gate over a substrate to form a first resultant structure, forming a gate spacer at first and second sidewalls of the gate, etching portions of the substrate proximate to the gate spacer to form a recess in a source/drain region of the substrate, forming a first epitaxial layer including germanium to fill the recess, and performing a high temperature oxidation process to form a second epitaxial layer including germanium over an interfacial layer between the substrate and the first epitaxial layer, the second epitaxial layer having a germanium concentration that is higher than a germanium concentration of the first epitaxial SiGe layer, thereby forming a second resultant structure.

摘要翻译： 一种用于制造晶体管的方法，该方法包括在衬底上形成栅极以形成第一结构结构，在栅极的第一和第二侧壁处形成栅极间隔物，蚀刻靠近栅极间隔物的衬底的部分以形成凹陷 在衬底的源极/漏极区域中形成包括锗的第一外延层以填充凹槽，并且进行高温氧化工艺以在衬底和第一外延层之间的界面层上形成包括锗的第二外延层， 所述第二外延层的锗浓度高于所述第一外延SiGe层的锗浓度，从而形成第二结晶结构。

公开(公告)号：US07968912B2

公开(公告)日：2011-06-28

申请号：US12749176

申请日：2010-03-29

申请人： Yong-Soo Kim ,  Hong-Seon Yang ,  Seung-Ho Pyi ,  Tae-Hang Ahn

发明人： Yong-Soo Kim ,  Hong-Seon Yang ,  Seung-Ho Pyi ,  Tae-Hang Ahn

IPC分类号： H01L29/78 ,  H01L27/12

CPC分类号： H01L29/0847 ,  H01L21/18 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/7848

摘要： A semiconductor device includes a substrate, a gate formed over the substrate, a gate spacer provided against first and second sidewalls of the gate, and a source/drain region formed in the substrate proximate to the gate spacer. The source/drain region includes first and second epitaxial layers including Ge, wherein the second epitaxial layer which is formed over an interfacial layer between the first epitaxial layer and the substrate has a higher germanium concentration than that of the first epitaxial layer.

摘要翻译： 半导体器件包括衬底，形成在衬底上的栅极，设置在栅极的第一和第二侧壁上的栅极间隔，以及形成在靠近栅极间隔物的衬底中的源/漏区。 源极/漏极区包括包括Ge的第一和第二外延层，其中在第一外延层和衬底之间的界面层上形成的第二外延层具有比第一外延层更高的锗浓度。

公开(公告)号：US20080081405A1

公开(公告)日：2008-04-03

申请号：US11646288

申请日：2006-12-28

申请人： Se-Aug Jang ,  Hong-Seon Yang ,  Tae-Hang Ahn

发明人： Se-Aug Jang ,  Hong-Seon Yang ,  Tae-Hang Ahn

IPC分类号： H01L21/8234

CPC分类号： H01L21/823412 ,  H01L21/823431 ,  H01L21/823437 ,  H01L27/10823 ,  H01L27/10826 ,  H01L27/10844 ,  H01L29/66795 ,  H01L29/7851

摘要： A method for fabricating a semiconductor device includes forming a device isolation structure in a substrate to define active regions, forming a hard mask pattern to open a region defining an active region pattern and to cover the device isolation structure, forming the active region pattern by selectively recessing the device isolation structure formed in the opened region using the hard mask pattern as an etch barrier, removing the hard mask pattern, forming a gate insulation layer over the substrate to cover at least the active region pattern, and forming a gate electrode over the gate insulation layer to cover at least the active region pattern.

摘要翻译： 一种用于制造半导体器件的方法包括在衬底中形成器件隔离结构以限定有源区域，形成硬掩模图案以打开限定有源区域图案的区域并覆盖器件隔离结构，通过选择性地形成有源区域图案 使用硬掩模图案作为蚀刻阻挡层使形成在开放区域中的器件隔离结构凹陷，去除硬掩模图案，在衬底上方形成栅极绝缘层以至少覆盖有源区域图案，并在其上形成栅电极 栅极绝缘层以至少覆盖有源区域图案。

公开(公告)号：US07915108B2

公开(公告)日：2011-03-29

申请号：US11646288

申请日：2006-12-28

申请人： Se-Aug Jang ,  Hong-Seon Yang ,  Tae-Hang Ahn

发明人： Se-Aug Jang ,  Hong-Seon Yang ,  Tae-Hang Ahn

IPC分类号： H01L21/336 ,  H01L31/062

CPC分类号： H01L21/823412 ,  H01L21/823431 ,  H01L21/823437 ,  H01L27/10823 ,  H01L27/10826 ,  H01L27/10844 ,  H01L29/66795 ,  H01L29/7851

摘要： A method for fabricating a semiconductor device includes forming a device isolation structure in a substrate to define active regions, forming a hard mask pattern to open a region defining an active region pattern and to cover the device isolation structure, forming the active region pattern by selectively recessing the device isolation structure formed in the opened region using the hard mask pattern as an etch barrier, removing the hard mask pattern, forming a gate insulation layer over the substrate to cover at least the active region pattern, and forming a gate electrode over the gate insulation layer to cover at least the active region pattern.

摘要翻译： 一种用于制造半导体器件的方法包括在衬底中形成器件隔离结构以限定有源区域，形成硬掩模图案以打开限定有源区域图案的区域并覆盖器件隔离结构，通过选择性地形成有源区域图案 使用硬掩模图案作为蚀刻阻挡层使形成在开放区域中的器件隔离结构凹陷，去除硬掩模图案，在衬底上方形成栅极绝缘层以至少覆盖有源区域图案，并在其上形成栅电极 栅极绝缘层以至少覆盖有源区域图案。

公开(公告)号：US20060240656A1

公开(公告)日：2006-10-26

申请号：US11323118

申请日：2005-12-29

申请人： Tae-Hang Ahn

发明人： Tae-Hang Ahn

IPC分类号： H01L21/44

CPC分类号： H01L21/76897 ,  H01L21/02063 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/0262 ,  H01L21/02661

摘要： A method for forming a contact plug of a semiconductor device includes providing a plurality of junctions on a substrate; forming an inter-layer insulation layer over the substrate and the junctions; forming a plurality of contact holes to expose the junctions by etching the inter-layer insulation layer; forming contact layers that fill the contact holes, the contact layers including an epitaxy layer and an amorphous layer, the contact layers formed by using a solid phase epitaxy (SPE) process; and forming a plurality of cell landing plug contacts by selectively planarizing the amorphous layer of the contact layers.

摘要翻译： 一种用于形成半导体器件的接触插塞的方法包括在衬底上提供多个结; 在所述基底和所述接合部上形成层间绝缘层; 通过蚀刻所述层间绝缘层形成多个接触孔以暴露所述接合部; 形成填充所述接触孔的接触层，所述接触层包括外延层和非晶层，所述接触层通过使用固相外延（SPE）工艺形成; 以及通过选择性地平坦化接触层的非晶层而形成多个电池着地插头触点。

公开(公告)号：US08253204B2

公开(公告)日：2012-08-28

申请号：US12343347

申请日：2008-12-23

申请人： Young-Ho Lee ,  Seung-Joon Jeon ,  Tae-Hang Ahn

发明人： Young-Ho Lee ,  Seung-Joon Jeon ,  Tae-Hang Ahn

IPC分类号： H01L29/78 ,  H01L21/02 ,  H01L21/336

CPC分类号： H01L29/7848 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/7834

摘要： A semiconductor device includes: a gate pattern over a substrate; recess patterns provided in the substrate at both sides of the gate pattern, each having a side surface extending below the gate pattern; and a source and a drain filling the recess patterns, and forming a strained channel under the gate pattern.

摘要翻译： 半导体器件包括：衬底上的栅极图案; 在栅极图案的两侧设置在基板中的凹部图案，每个凹部图案具有在栅极图案下方延伸的侧表面; 以及填充凹陷图案的源极和漏极，并且在栅极图案下形成应变通道。

公开(公告)号：US20110241106A1

公开(公告)日：2011-10-06

申请号：US12939534

申请日：2010-11-04

申请人： Seung-Ryong LEE ,  Tae-Hang Ahn

发明人： Seung-Ryong LEE ,  Tae-Hang Ahn

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/4236 ,  H01L29/165 ,  H01L29/78 ,  H01L29/785

摘要： A semiconductor device includes a supplementary layer and a silicon layer stacked over a substrate, a trench penetrating the supplementary layer and the silicon layer and formed over the substrate, a gate insulation layer formed along a surface of the trench, and a buried gate formed over the gate insulation layer and filling a portion of the trench.

摘要翻译： 半导体器件包括辅助层和层叠在衬底上的硅层，穿透辅助层和硅层并形成在衬底上的沟槽，沿着沟槽的表面形成的栅极绝缘层和形成在其上的掩埋栅极 栅极绝缘层并填充沟槽的一部分。

公开(公告)号：US20110003450A1

公开(公告)日：2011-01-06

申请号：US12646207

申请日：2009-12-23

申请人： Young-Ho LEE ,  Tae-Hang Ahn ,  Seung-Beom Baek ,  Jun-Hee Cho ,  Jeong-Seon Kim

发明人： Young-Ho LEE ,  Tae-Hang Ahn ,  Seung-Beom Baek ,  Jun-Hee Cho ,  Jeong-Seon Kim

IPC分类号： H01L21/336

CPC分类号： H01L29/66636 ,  H01L29/165 ,  H01L29/6653 ,  H01L29/78 ,  H01L29/7848

摘要： A method for forming a semiconductor device includes forming a gate pattern over a silicon substrate, forming gate spacers over both sidewalls of the gate pattern, forming a dummy gate spacer over a sidewall of each one of the gate spacers, forming a recess region having inclined sidewalls extending in a direction to a channel region under the gate pattern by recess-etching the silicon substrate, filling the recess region with an epitaxial film, which becomes a source region or a drain region, through a selective epitaxial growth process, and removing the dummy gate spacer.

摘要翻译： 一种用于形成半导体器件的方法包括在硅衬底上形成栅极图案，在栅极图案的两个侧壁上形成栅极间隔物，在每个栅极间隔物的侧壁上形成虚拟栅极隔离物，形成具有倾斜 通过凹槽蚀刻硅衬底沿着栅极图案下方的沟道区域的方向延伸的侧壁，通过选择性外延生长工艺用成为源极区域或漏极区域的外延膜填充凹部区域， 虚拟栅极隔板。

公开(公告)号：US07498218B2

公开(公告)日：2009-03-03

申请号：US11025487

申请日：2004-12-28

申请人： Tae-Hang Ahn

发明人： Tae-Hang Ahn

IPC分类号： H01L21/8238

CPC分类号： H01L21/28525 ,  H01L21/0243 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/02592 ,  H01L21/0262 ,  H01L21/76802 ,  H01L21/76814 ,  H01L21/76843 ,  H01L21/76847 ,  H01L21/76855 ,  H01L21/76877 ,  H01L21/76889 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device with a low contact resistance and a method for fabricating it are described. The semiconductor device includes a substrate structure with a contact hole and a contact plug formed on the contact hole. The contact plug is provided with an epitaxial silicon layer and a metal layer formed on the epitaxial silicon layer. The method for fabricating such semiconductor device includes steps of exposing a portion of a substrate structure to form a contact hole, then forming an epitaxial silicon layer and a metal layer.

摘要翻译： 描述了具有低接触电阻的半导体器件及其制造方法。 半导体器件包括具有接触孔的基底结构和形成在接触孔上的接触塞。 接触插头设置有形成在外延硅层上的外延硅层和金属层。 制造这种半导体器件的方法包括以下步骤：将衬底结构的一部分暴露形成接触孔，然后形成外延硅层和金属层。