公开(公告)号：US08914716B2

公开(公告)日：2014-12-16

申请号：US12341091

申请日：2008-12-22

申请人： Volker Mauer ,  Zhengjun Pan

发明人： Volker Mauer ,  Zhengjun Pan

IPC分类号： H03M13/03 ,  H03M13/39 ,  H03M13/00

CPC分类号： H03M13/3922 ,  H03M13/3972 ,  H03M13/6583

摘要： A state metric calculator for calculating state metrics of stages in a trellis of a sequence estimation technique is described. The calculator has a processing path containing operations needed for calculating a state metric of a trellis stage from state metrics of an earlier trellis stage. One or more data stores are located in the processing path to divide the path into separate sections. The sections can then operate on the production of different state metrics to one another in, if desired, the same clock cycle.

摘要翻译： 描述了用于计算序列估计技术的网格中的阶段的状态度量的状态度量计算器。 计算器具有处理路径，该处理路径包含从早期格状阶段的状态度量计算网格阶段的状态度量所需的操作。 一个或多个数据存储位于处理路径中，以将路径划分成单独的部分。 然后，如果需要，这些部分可以在不同的状态度量的产生上相同操作相同的时钟周期。

公开(公告)号：US08583715B1

公开(公告)日：2013-11-12

申请号：US11934149

申请日：2007-11-02

申请人： Zhengjun Pan ,  Volker Mauer

发明人： Zhengjun Pan ,  Volker Mauer

IPC分类号： G06F17/10

CPC分类号： H03H17/0671 ,  H03H2017/0297 ,  H03K19/17728

摘要： A programmable integrated circuit device can be configured as a cascaded integrator-comb (CIC) filter. In order to take advantage of Hogenauer pruning to configure the CIC filter efficiently, a software tool for configuring the device can be provided in which the Fj terms for Hogenauer pruning have been calculated in advance for all possible user parameters supported by the tool. To configure a CIC filter, the user enters the parameters in the tool, which then looks up the Fj terms corresponding to those parameters and completes the calculation of the Bj terms for Hogenauer pruning. Because the calculation of the Fj terms is the most time-consuming step in calculating of the Bj terms, pre-calculation of the Fj terms, which can be done just once by the provider of the tool, allows end users to calculate the Bj terms in reasonable periods of time, making Hogenauer pruning available to end users.

摘要翻译： 可编程集成电路器件可以被配置为级联积分梳（CIC）滤波器。 为了利用Hogenauer修剪来有效地配置CIC过滤器，可以提供用于配置设备的软件工具，其中Hogenauer修剪的Fj项已经被预先计算出用于该工具支持的所有可能的用户参数。 要配置CIC过滤器，用户在工具中输入参数，然后查找与这些参数对应的Fj项，并完成Hogenauer修剪的Bj项的计算。 因为Fj项的计算是计算Bj项最耗时的步骤，所以可以由工具提供者仅仅完成一次的Fj项的预计算，允许最终用户计算Bj项 在合理的时间内，使Hogenauer修剪可用于最终用户。

公开(公告)号：US20090228768A1

公开(公告)日：2009-09-10

申请号：US12341091

申请日：2008-12-22

申请人： Volker Mauer ,  Zhengjun Pan

发明人： Volker Mauer ,  Zhengjun Pan

IPC分类号： H03M13/25 ,  G06F11/08

CPC分类号： H03M13/3922 ,  H03M13/3972 ,  H03M13/6583

摘要： A state metric calculator for calculating state metrics of stages in a trellis of a sequence estimation technique is described. The calculator has a processing path containing operations needed for calculating a state metric of a trellis stage from state metrics of an earlier trellis stage. One or more data stores are located in the processing path to divide the path into separate sections. The sections can then operate on the production of different state metrics to one another in, if desired, the same clock cycle.

摘要翻译： 描述了用于计算序列估计技术的网格中的阶段的状态度量的状态度量计算器。 计算器具有处理路径，该处理路径包含从早期格状阶段的状态度量计算网格阶段的状态度量所需的操作。 一个或多个数据存储位于处理路径中，以将路径划分成单独的部分。 然后，如果需要，这些部分可以在不同的状态度量的产生上相同操作相同的时钟周期。

公开(公告)号：US08578255B1

公开(公告)日：2013-11-05

申请号：US12339482

申请日：2008-12-19

申请人： Zhengjun Pan ,  Volker Mauer

发明人： Zhengjun Pan ,  Volker Mauer

IPC分类号： H03M13/03 ,  H03M13/00

CPC分类号： H03M13/3723 ,  H03M13/3905 ,  H03M13/3972

摘要： A sequence estimator is described. In one embodiment, the sequence estimator includes a plurality of maximum a posteriori probability (MAP) decoding engines each arranged to process a series of windows of a transmitted signal where state metrics produced for an end of one window by one decoding engine are re-used for the initialization of a state metric calculation process performed by another decoding engine on another window of the signal.

摘要翻译： 描述序列估计器。 在一个实施例中，序列估计器包括多个最大后验概率（MAP）解码引擎，每个最大后验概率（MAP）解码引擎被配置为处理发送信号的一系列窗口，其中由一个解码引擎​​为一个窗口的结尾产生的状态度量被重新使用 用于初始化另一解码引擎在另一个信号窗口上执行的状态度量计算处理。

公开(公告)号：US08572456B1

公开(公告)日：2013-10-29

申请号：US12470959

申请日：2009-05-22

申请人： Zhengjun Pan ,  Volker Mauer

发明人： Zhengjun Pan ,  Volker Mauer

IPC分类号： H03M13/00

CPC分类号： H03M13/2775

摘要： Interleaving and deinterleaving schemes for operating in parallel on sections of a data block to load memories with respective segments of a reordered version of the block, in a manner which can avoid memory conflicts.

摘要翻译： 在数据块的各个部分上并行操作的交错和解交织方案，以能够避免存储器冲突的方式加载具有块的重新排版版本的各个段的存储器。

公开(公告)号：US08291291B1

公开(公告)日：2012-10-16

申请号：US12291695

申请日：2008-11-13

申请人： Zhengjun Pan ,  Suleyman Sirri Demirsoy ,  Volker Mauer ,  Kellie Marks

发明人： Zhengjun Pan ,  Suleyman Sirri Demirsoy ,  Volker Mauer ,  Kellie Marks

IPC分类号： G06F11/00

CPC分类号： H03M13/2739 ,  H03M13/2764 ,  H03M13/2775 ,  H03M13/6525 ,  H03M13/6561 ,  H04L1/0071

摘要： Interleaving in which functions relating final and original positions are implemented with low complexity using inequalities based on the functions.

摘要翻译： 使用基于功能的不等式，以最低复杂度实现关于最终和原始职位的功能的交织。

公开(公告)号：US08812576B1

公开(公告)日：2014-08-19

申请号：US13229820

申请日：2011-09-12

申请人： Volker Mauer

发明人： Volker Mauer

IPC分类号： G06F7/38

CPC分类号： G06F17/16

摘要： Circuitry for performing QR decomposition of an input matrix includes multiplication/addition circuitry for performing multiplication and addition/subtraction operations on a plurality of inputs, division/square-root circuitry for performing division and square-root operations on an output of the multiplication/addition circuitry, a first memory for storing the input matrix, a second memory for storing a selected vector of the input matrix, and a selector for inputting to the multiplication/addition circuitry any one or more of a vector of the input matrix, the selected vector, and an output of the division/square-root circuitry. On respective successive passes, a respective vector of the input matrix is read from a first memory into a second memory, and elements of a respective vector of an R matrix of the QR decomposition are computed and the respective vector of the input matrix in the first memory is replaced with the respective vector of the R matrix.

摘要翻译： 用于执行输入矩阵的QR分解的电路包括用于对多个输入执行乘法和加法/减法运算的乘法/加法电路，用于对乘法/加法的输出执行除法和平方根运算的除法/平方根电路 电路，用于存储输入矩阵的第一存储器，用于存储输入矩阵的选定向量的第二存储器，以及用于向乘法/加法电路输入输入矩阵的向量中的一个或多个的选择器，所选择的向量 ，以及除法/平方根电路的输出。 在相应的连续遍中，将输入矩阵的相应向量从第一存储器读取到第二存储器中，并且计算QR分解的R矩阵的相应向量的元素，并且输入矩阵的相应向量在第一存储器 存储器被R矩阵的相应矢量代替。

公开(公告)号：US07680233B1

公开(公告)日：2010-03-16

申请号：US12061586

申请日：2008-04-02

申请人： Volker Mauer

发明人： Volker Mauer

IPC分类号： H04L7/00 ,  H04L25/00 ,  H04L25/40

CPC分类号： H03H17/0628 ,  H03H17/028 ,  H04L7/0029 ,  Y10S370/914

摘要： Apparatus, methods and techniques for adjusting the phase offset used in sampling rate conversion uses a Farrow structure or the like to compensate for clock problems such as “clock jitter” and/or “clock drift” effects, which typically arise where one clock is truly independent of the other. A phase offset adjustment value Δμ based on the measured data flow between clock domains across a transition interface and/or through a buffer is calculated. Where an output FIFO buffer is used, the measured data flow value represents the number of data words written to and read from the FIFO buffer, such as the current number of data words stored in the FIFO buffer or a counter value representing the net number of data words written to the FIFO buffer. The measured data flow value is compared to a target data flow value, which may be a range of values. The phase offset adjustment value may be updated and/or recalculated continuously and/or periodically and is added to or subtracted from the phase offset μ as necessary. Such systems are useful in software defined radio and the like and may be implemented on a variety of devices, including PLDs.

摘要翻译： 用于调整采样率转换中使用的相位偏移的装置，方法和技术使用Farrow结构等来补偿时钟问题，例如“时钟抖动”和/或“时钟漂移”效应，这通常在一个时钟是真实的 独立于其他。 基于跨过渡接口和/或通过缓冲器的时钟域之间的测量数据流，计算相位偏移调整值＆Dgr;μ。 在使用输出FIFO缓冲器的情况下，测量的数据流量值表示写入FIFO缓冲器和从FIFO缓冲器读取的数据字的数量，例如存储在FIFO缓冲器中的当前数据字的数量或表示 数据字写入FIFO缓冲区。 将测量的数据流值与目标数据流值进行比较，其可以是值的范围。 相位偏移调整值可以根据需要连续地和/或周期性地更新和/或重新计算并被添加到或从相位偏移μ中减去。 这样的系统在软件定义的无线电等中是有用的，并且可以在包括PLD的各种设备上实现。

公开(公告)号：US07260154B1

公开(公告)日：2007-08-21

申请号：US10331707

申请日：2002-12-30

申请人： Volker Mauer ,  Alejandro Diaz-Manero ,  Martin Langhammer

发明人： Volker Mauer ,  Alejandro Diaz-Manero ,  Martin Langhammer

IPC分类号： H04L5/12

CPC分类号： H03M13/4169 ,  H03M13/3961 ,  H03M13/41 ,  H03M13/6508 ,  H03M13/6516 ,  H04L1/0054 ,  H04L1/0059

摘要： A Viterbi decoder capable of decoding a code having a maximum constraint length of Lmax is disclosed. The Viterbi decoder includes an initializer unit that initializes selected states of an encoder during an initial time period to allow the Viterbi decoder to also decode codes having a constraint length less than Lmax.

摘要翻译： 公开了一种能够解码最大约束长度为L最大值的码的维特比解码器。 维特比解码器包括初始化单元，其在初始时间段期间初始化编码器的选择状态，以允许维特比解码器还解码具有小于最大值的约束长度的码。

公开(公告)号：US06910056B1

公开(公告)日：2005-06-21

申请号：US09924675

申请日：2001-08-08

申请人： Volker Mauer

发明人： Volker Mauer

IPC分类号： G06F1/02 ,  G06F7/58

CPC分类号： G06F7/584 ,  G06F2207/583

摘要： A method for implementing a pseudo random sequence (PRS) generator is disclosed. Relationships between outputs of flip-flops of an initial model PRS generator at a current time step t with the outputs of the flip-flops at a time step t-n is determined, where n is a number of coefficients to be generated per time step. Flip-flops in the multi-step PRS generator are coupled in response to the relationships between the outputs of the flip-flops at the current time step t with the output of the flip-flops at the time step t-n.

摘要翻译： 公开了一种用于实现伪随机序列（PRS）生成器的方法。 确定在当前时间步长t的初始模型PRS发生器的触发器的输出与时间步长t-n处触发器的输出之间的关系，其中n是每个时间步长将要产生的系数的数量。 多级PRS发生器中的触发器响应于在当前时间步长t的触发器的输出与时间步长t-n的触发器的输出之间的关系而耦合。