公开(公告)号：WO2016164645A1

公开(公告)日：2016-10-13

申请号：PCT/US2016/026528

申请日：2016-04-07

Applicant: XICATO, INC.

Inventor： HARBERS, Gerard ,  LOVERIDGE, Barry Mark ,  MUELLER, Martin Emil ,  TSENG, Peter K. ,  KARTADINATA, Warren A.

IPC: F21V23/00 ,  F21V23/04 ,  F21V29/70 ,  F21K99/00 ,  F21V7/00 ,  F21V17/10 ,  F21V23/06 ,  F21Y105/00

CPC classification number: H05B33/0854 ,  F21K9/64 ,  F21V7/00 ,  F21V17/10 ,  F21V23/006 ,  F21V23/0435 ,  F21V23/0464 ,  F21V23/06 ,  F21V29/70 ,  F21Y2101/00 ,  F21Y2105/10 ,  F21Y2115/10 ,  H05B37/0272 ,  H05K1/0203 ,  H05K1/0274 ,  H05K1/181 ,  H05K2201/10098 ,  H05K2201/10106 ,  H05K2201/10151 ,  H05K2201/10159

Abstract: An LED based illumination device includes a plurality of LEDs (162) that emit light through an output port of a housing (103). The LED based illumination device includes a heat sink (101) that is in thermal contact with the plurality of LEDs (162). A peripheral electrical circuit board (130) is configured to be contained within the housing (103), e.g., surrounding at least a portion of the heat sink (101). The peripheral electrical circuit board (130) may include a radio frequency (RF) transceiver configured to communicate data between the LED based illumination device and another electronic device. A primary electrical circuit board (120) may be electrically coupled to the peripheral electrical circuit board (130) and electrically coupled to the plurality of LEDs (162).

Abstract translation: 基于LED的照明装置包括通过壳体（103）的输出端口发射光的多个LED（162）。 基于LED的照明装置包括与多个LED（162）热接触的散热器（101）。 外围电路板（130）被配置为容纳在壳体（103）内，例如围绕散热器（101）的至少一部分。 外围电路板（130）可以包括被配置为在基于LED的照明装置和另一电子装置之间传送数据的射频（RF）收发器。 主电路板（120）可以电耦合到外围电路板（130）并且电耦合到多个LED（162）。

公开(公告)号：WO2015150474A1

公开(公告)日：2015-10-08

申请号：PCT/EP2015/057216

申请日：2015-04-01

Applicant: AT & S AUSTRIA TECHNOLOGIE & SYSTEMTECHNIK AKTIENGESELLSCHAFT

Inventor： WEIDINGER, Gerald ,  SCHWARZ, Timo ,  ZLUC, Andreas

IPC: H05K3/00 ,  H05K3/30 ,  H05K3/46

CPC classification number: H05K3/30 ,  H01L21/568 ,  H01L24/19 ,  H01L24/20 ,  H01L2224/04105 ,  H01L2224/18 ,  H01L2224/73267 ,  H05K1/185 ,  H05K1/188 ,  H05K3/007 ,  H05K3/10 ,  H05K3/4682 ,  H05K2201/10015 ,  H05K2201/1003 ,  H05K2201/1006 ,  H05K2201/10151 ,  H05K2201/10159 ,  H05K2203/0147 ,  H05K2203/0156 ,  H05K2203/0191 ,  H05K2203/0264 ,  H05K2203/095

Abstract: A method of manufacturing a circuit board (600)or a circuit board intermedi- ate product(400), wherein the method comprises providing a carrier structure (100), applying a layer of flowable low-viscosity adhesive(300) on the carrier structure (100) over a surface area (302) of the carrier structure (100) which is larger than a mounting area (404) in which an electronic component (402) is to be mounted on the carrier structure (100), and pressing the electronic component (402) into a subsection of the layer of adhesive(300) in the mounting area (404) so that at least part of the electronic component (402) is immersed within the adhesive(300).

Abstract translation: 一种制造电路板（600）或电路板中间产品（400）的方法，其中所述方法包括提供载体结构（100），在载体结构上施加一层可流动的低粘度粘合剂（300） （100）上的电子部件（402）的安装区域（404）上的载体结构（100）的表面区域（302）上方，并且将所述电子部件（402）安装在所述载体结构 电子部件（402）进入安装区域（404）中的粘合剂层（300）的子部分，使得电子部件（402）的至少一部分浸入粘合剂（300）内。

公开(公告)号：WO2014169152A1

公开(公告)日：2014-10-16

申请号：PCT/US2014/033699

申请日：2014-04-10

Applicant: WESTERN DIGITAL TECHNOLOGIES, INC.

Inventor： MATAYA, Richard A. ,  CAMPBELL, Tegan

IPC: G11C16/02 ,  G11C7/04

CPC classification number: G06F1/20 ,  B82Y10/00 ,  G06F1/18 ,  H01L23/367 ,  H01L23/3672 ,  H01L23/3675 ,  H01L23/3677 ,  H01L23/373 ,  H01L23/3736 ,  H01L23/42 ,  H01L23/49855 ,  H01L2224/16225 ,  H01L2224/32245 ,  H01L2224/73253 ,  H05K1/0206 ,  H05K1/181 ,  H05K2201/10159 ,  Y10S977/734 ,  Y10S977/932

Abstract: An electronic device including a printed circuit board (PCB) including a thermal conduction plane and at least one heat generating component mounted on the PCB and connected to the thermal conduction plane. A frame is connected to the PCB so as to define a first thermally conductive path between at least a portion of the frame and the at least one heat generating component. The electronic device further includes at least one thermally conductive layer between the frame and the at least one heat generating component so as to define a second thermally conductive path between at least a portion of the frame and the at least one heat generating component.

Abstract translation: 一种电子设备，包括包括导热平面的印刷电路板（PCB）和安装在PCB上并连接到导热平面的至少一个发热元件。 框架连接到PCB，以便限定在框架的至少一部分与至少一个发热部件之间的第一导热路径。 电子设备还包括在框架和至少一个发热部件之间的至少一个导热层，以便在框架的至少一部分与至少一个发热部件之间限定第二导热路径。

公开(公告)号：WO2014143330A1

公开(公告)日：2014-09-18

申请号：PCT/US2013/077150

申请日：2013-12-20

Applicant: APPLE INC.

Inventor： FAI, Anthony ,  BOYLE, Evan R. ,  YANG, Zhiping ,  WU, Zhonghua

IPC: G06F13/16 ,  H01L23/538 ,  H05K1/18 ,  H05K3/28 ,  H01L25/10

CPC classification number: H01L23/49827 ,  H01L23/5384 ,  H01L25/105 ,  H01L2924/0002 ,  H05K1/0268 ,  H05K1/181 ,  H05K3/282 ,  H05K2201/10159 ,  H05K2201/10545 ,  H05K2201/10553 ,  Y02P70/611 ,  H01L2924/00

Abstract: Memory systems and methods for creating the same are disclosed. The memory systems can include pairs of IC packages mounted on either side of a system substrate. Contacts formed on the IC packages can be communicatively coupled with contacts of a paired IC package using vias that extend through the system substrate. The IC packages can further communicate with a controller mounted on one side of the system substrate using the vias as well as conductive traces formed in the system substrate.

Abstract translation: 公开了用于创建其的存储器系统和方法。 存储器系统可以包括安装在系统基板两侧的IC封装对。 形成在IC封装上的触点可以通过使用延伸穿过系统基板的通孔与成对IC封装的触点通信耦合。 IC封装可以使用通孔以及形成在系统基板中的导电迹线进一步与安装在系统基板一侧的控制器进行通信。

公开(公告)号：WO2014136735A1

公开(公告)日：2014-09-12

申请号：PCT/JP2014/055348

申请日：2014-03-04

Applicant: ピーエスフォー ルクスコ エスエイアールエル ,  友廣 任志

Inventor： 友廣　任志

IPC: H01L23/12 ,  H01L23/36 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC classification number: H05K1/181 ,  H01L21/561 ,  H01L23/3128 ,  H01L23/498 ,  H01L23/49816 ,  H01L23/49827 ,  H01L24/73 ,  H01L24/97 ,  H01L25/105 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1094 ,  H01L2924/181 ,  H05K1/0203 ,  H05K1/111 ,  H05K2201/10159 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 　半導体装置１は、配線基板２と、半導体チップ３と、封止体４とを有している。配線基板２は、絶縁基材２ａと、絶縁基材２ａの一方の面に形成された第１の導通パターン１２と、絶縁基材２ａの一方の面に形成され、第１の導通パターン１２に接続されており、端面が側方に露出している第２の導通パターン１３とを有する。半導体チップ３は、第１の導通パターン１２に重なるように配線基板２ａ上に搭載されている。封止体４は、半導体チップ３を覆うように配線基板２ａに形成されている。

Abstract translation: 该半导体器件（1）包括布线基板（2），半导体芯片（3）和密封体（4）。 布线基板（2）包括绝缘基材（2a），形成在绝缘基材（2a）的一个表面上的第一导电图案（12）和形成在绝缘基材（2a）的一个表面上的第二导电图案 基体材料（2a），其连接到第一导电图案（12）并且具有暴露于侧面的端面。 半导体芯片（3）以与第一导电图案（12）重叠的方式安装在布线基板（2a）上。 密封体（4）形成在布线基板（2a）上以覆盖半导体芯片（3）。

公开(公告)号：WO2014080963A1

公开(公告)日：2014-05-30

申请号：PCT/JP2013/081333

申请日：2013-11-14

Applicant: CANON KABUSHIKI KAISHA

Inventor： NUMAGI, Takashi ,  NOMURA, Hikaru ,  KIKUCHI, Masanori ,  MIZUNO, Hiroyuki

IPC: H05K1/02 ,  H05K1/11 ,  G11C5/06 ,  H05K3/42

CPC classification number: H05K1/0216 ,  H05K1/0243 ,  H05K1/0251 ,  H05K1/0298 ,  H05K1/111 ,  H05K1/114 ,  H05K1/115 ,  H05K1/181 ,  H05K3/429 ,  H05K2201/09254 ,  H05K2201/09263 ,  H05K2201/09627 ,  H05K2201/097 ,  H05K2201/10159

Abstract: A main wire 111 has inner layer wiring patterns 161 to 165 which are wired on an inner layers 114 and 115 connected by via conductors 166 to 169 in series. In addition, a main wire 112 has inner layer wiring patterns 181 to 185 which are wired on the inner layers 114 and 115 connected by via conductors 186 to 189. The inner layer wiring patterns 161 to 165 and the inner layer wiring patterns 181 to 185 are wired so as to change the layer to the inner layer on the opposite side to each other. Branch wires 121 1 to 121 4 and 122 1 to 122 4 are branched from the via conductors 166 to 169 and 186 to 189, respectively. Thereby, the present invention provides an inexpensive printed wiring board which can reduce ringing without upsizing the printed wiring board.

Abstract translation: 主导线111具有布线在通过导体166至169串联连接的内层114和115上的内层布线图案161至165。 此外，主导线112具有布线在通过导体186至189连接的内层114和115上的内层布线图案181至185.内层布线图案161至165和内层布线图案181至185 被布线以将层改变成彼此相对侧上的内层。 分支线1211至1214和1221至1224分别从通孔导体166至169和186至189分支。 因此，本发明提供了一种廉价的印刷布线板，其可以在不使印刷线路板增大的情况下减少振铃。

公开(公告)号：WO2014039132A1

公开(公告)日：2014-03-13

申请号：PCT/US2013/046114

申请日：2013-06-17

Applicant: INTEL CORPORATION ,  VINAY, S. ,  PARTHASARATHY, Ramaswamy ,  CHANDRAMOULI, Shivaprasad ,  THOMAS, Shanto, A. ,  RAO, Vikas ,  KANDASAMY, Aruljothi

Inventor： VINAY, S. ,  PARTHASARATHY, Ramaswamy ,  CHANDRAMOULI, Shivaprasad ,  THOMAS, Shanto, A. ,  RAO, Vikas ,  KANDASAMY, Aruljothi

IPC: H05K7/14

CPC classification number: H05K1/141 ,  H01R12/7082 ,  H01R12/721 ,  H01R12/732 ,  H05K2201/10159 ,  H05K2201/10189 ,  Y10T29/4913

Abstract: Embodiments of apparatus, methods, systems, devices, and connectors are described herein for a connector having a longitudinal body configured to mount the connector to a PCB. In various embodiments, a first and a second socket may be respectively disposed at a first side and a second side of the longitudinal body. In various embodiments, the first and second sockets may removably receive a first memory module from a first direction and a second memory module from a second direction opposite to the first direction. In various embodiments, the second side may be opposite to the first side. In various embodiments, on insertion into the first and second sockets, the first and second memory modules may be coplanar and/or equidistant from the PCB along a third direction orthogonal to the first and second directions.

Abstract translation: 本文描述了装置，方法，系统，装置和连接器的实施例，用于具有构造成将连接器安装到PCB的纵向主体的连接器。 在各种实施例中，第一和第二插座可以分别设置在纵向主体的第一侧和第二侧。 在各种实施例中，第一和第二插座可以从与第一方向相反的第二方向从第一方向和第二存储器模块可拆卸地接收第一存储器模块。 在各种实施例中，第二侧可以与第一侧相对。 在各种实施例中，在插入第一和第二插座中时，第一和第二存储器模块可以沿着与第一和第二方向正交的第三方向与PCB共面和/或等距离。

公开(公告)号：WO2013087632A1

公开(公告)日：2013-06-20

申请号：PCT/EP2012/075095

申请日：2012-12-11

Applicant: CONTINENTAL AUTOMOTIVE GMBH

Inventor： KELLER, Jan ,  RIEPL, Thomas

IPC: H05K1/02 ,  G06F21/87 ,  H05K3/28 ,  H05K1/18

CPC classification number: H05K1/0275 ,  G06F21/86 ,  G06F21/87 ,  G06F2221/2101 ,  H05K1/181 ,  H05K3/28 ,  H05K13/0023 ,  H05K2201/09681 ,  H05K2201/10159 ,  H05K2203/175 ,  H05K2203/178

Abstract: Es wird ein Steuergerät (100) angegeben. Das Steuergerät (100) weist ein Substrat (101) mit einer elektrisch leitfähigen Struktur (102), eine integrierten Schaltungsvorrichtung (104), die an dem Substrat (101) elektrisch leitfähig montiert ist, und eine Opferstruktur (108, 108') an dem Substrat(101) auf. Die Opferstruktur (108, 108') ist eingerichtet, irreversibel zerstört zu werden, wenn die integrierte Schaltungsvorrichtung (104) von dem Substrat (101) demontiert wird. Die elektrisch leitfähige Struktur (102) weist mindestens eine auf dem Substrat aufgebrachte Leiterbahn auf. Die Opferstruktur (108) ist von einem Abschnitt der Leiterbahn gebildet. Es ist eine die integrierte Schaltungsvorrichtung (104), das Substrat (101) und den Abschnitt der Leiterbahn verbindende, elektrisch isolierende Verbindungsschicht (110) ausgebildet, mittels welcher die Opferstruktur (108, 108') bei Demontage der integrierten Schaltungsvorrichtung (104) zerstörbar ist. Ferner werden ein Fahrzeug mit einem Steuergerät sowie ein Verfahren zum Erkennen eines Manipulierens eines Steuergeräts beschrieben.

Abstract translation: 提供了一种控制单元（100）。 所述控制器（100）包括：基板（101）与安装在所述基板上的导电结构（102），集成电路设备（104）（101）是导电的，并且在一个牺牲图案（108，108“） 基板（101）上。 牺牲图案（108，108“）适于当衬底（101）的集成电路装置（104）被卸除被不可逆地破坏。 该导电结构（102）具有至少在施加到基板导体的涂层。 牺牲图案（108）是由迹线的一部分形成。 它是一种集成电路器件（104）被形成，在基板（101）和布线的连接，电绝缘化合物层（110）中的集成电路器件的拆卸过程中，通过该牺牲结构（108，108“）是可破坏部分（104） ， 另外，具有控制装置的车辆和用于检测操作的控制单元的方法进行说明。

公开(公告)号：WO2013033698A3

公开(公告)日：2013-06-20

申请号：PCT/US2012053647

申请日：2012-09-04

Applicant: MERCURY COMP SYSTEMS INC ,  MCKENNEY DARRYL J ,  TOOHEY DANIEL ,  MARIANI STEPHEN ,  GUST MICHAEL ,  METHRATTA ABSU ,  FLEURY TIMOTHY ,  IMPERALLI STEVEN

Inventor： MCKENNEY DARRYL J ,  TOOHEY DANIEL ,  MARIANI STEPHEN ,  GUST MICHAEL ,  METHRATTA ABSU ,  FLEURY TIMOTHY ,  IMPERALLI STEVEN

IPC: G06F1/18 ,  H01R12/73

CPC classification number: G06F1/185 ,  B23C2220/36 ,  H01R12/52 ,  H05K1/11 ,  H05K3/34 ,  H05K3/366 ,  H05K3/403 ,  H05K2201/09036 ,  H05K2201/09181 ,  H05K2201/09645 ,  H05K2201/10159 ,  H05K2203/0228 ,  Y10T29/49124 ,  Y10T29/4913 ,  Y10T29/49144 ,  Y10T409/303752

Abstract: According to exemplary embodiments, a controlled-depth slot extending into a circuit board is provided. The controlled depth slot may be milled, and may comprise ½ radial plated through-holes to generate a solderable "D" interconnect feature. The slot may include interconnect features on one to five sides. According to another exemplary embodiment, a circuit board having a depth-controlled interconnect slot is provided in conjunction with one or more solderable technology modules. The one or more solderable technology modules may include memory devices, power devices such as Point of Load Supplies (POLS), security devices and anti-tamper devices, capacitance devices, and other types of chips such as Field Programmable Gate Arrays (FPGAs). The solderable technology modules may be soldered into the slot to secure the modules in the slot and connect the modules to interconnects on the circuit board.

Abstract translation: 根据示例性实施例，提供了一种延伸到电路板中的受控深度槽。 受控的深度槽可以被铣削，并且可以包括1/2个径向镀通孔以产生可焊接的“D”互连特征。 插槽可以包括一至五个侧面上的互连特征。 根据另一个示例性实施例，结合一个或多个可焊接技术模块来提供具有深度控制互连槽的电路板。 一个或多个可焊接技术模块可以包括存储器设备，诸如负载点供应（POLS），安全设备和防篡改设备，电容设备以及诸如现场可编程门阵列（FPGA）之类的其他类型的芯片的功率设备。 可焊接技术模块可以焊接到插槽中以将模块固定在插槽中并将模块连接到电路板上的互连。

公开(公告)号：WO2013052323A1

公开(公告)日：2013-04-11

申请号：PCT/US2012/057200

申请日：2012-09-26

Applicant: INVENSAS CORPORATION

Inventor： CRISP, Richard, Dewitt ,  HABA, Belgacem ,  LAMBRECHT, Frank ,  ZOHNI, Wael

IPC: H01L25/065 ,  H01L23/49 ,  G11C5/02 ,  G11C5/06 ,  G11C5/04

CPC classification number: G11C5/02 ,  G11C5/04 ,  G11C5/063 ,  H01L23/49838 ,  H01L23/50 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/24 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/0557 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/24145 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/49113 ,  H01L2224/73204 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06551 ,  H01L2225/06558 ,  H01L2225/06562 ,  H01L2225/06589 ,  H01L2225/1023 ,  H01L2225/107 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/01322 ,  H01L2924/10161 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/3011 ,  H05K1/181 ,  H05K2201/09227 ,  H05K2201/10159 ,  Y02P70/611 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/05552 ,  H01L2224/45099 ,  H01L2224/05599

Abstract: A microelectronic assembly (200) can include a microelectronic package (100, 101A) connected with a circuit panel (154). The package (100A) has a substrate (102), a microelectronic element (101) having a front face (105) facing away from the substrate, and conductive structure (112) extending above the front face connecting the microelectronic element and substrate. First terminals (104) exposed at a surface (110) of the substrate may be in first and second sets (114, 125) on respective sides of a theoretical axis (132), each set configured to carry address information usable to determine an addressable memory location of a memory storage array. Signal assignments of the first terminals in the first set can be a mirror image of the signal assignments of the first terminals in the second set.

Abstract translation: 微电子组件（200）可以包括与电路板（154）连接的微电子封装（100,101A）。 所述封装（100A）具有基板（102），具有背面（105）的微电子元件（101），所述前表面（105）背离所述基板;以及导电结构（112），其在连接所述微电子元件和基板的前面上方延伸。 暴露在基板的表面（110）处的第一端子（104）可以位于理论轴（132）的相应侧上的第一和第二组（114,125）中，每个组被配置为携带可用于确定可寻址的地址信息 内存存储阵列的内存位置。 第一组中的第一端子的信号分配可以是第二组中的第一端子的信号分配的镜像。