公开(公告)号：WO2008111177A1

公开(公告)日：2008-09-18

申请号：PCT/JP2007/054974

申请日：2007-03-13

Applicant: 富士通マイクロエレクトロニクス株式会社 ,  渡邉 崇史 ,  井谷 直毅

Inventor： 渡邉 崇史 ,  井谷 直毅

IPC: H01L21/76

CPC classification number: H01L21/76229 ,  H01L21/31053

Abstract: 【課題】スクラッチ等の欠陥が発生するのを抑制することが可能な半導体装置とその製造方法を提供すること。 【解決手段】シリコン基板１と、シリコン基板１の上方、又は該シリコン基板１に形成されたダミーパターン１ｂ、９ｂ、３１ｂと、少なくともダミーパターン１ｂ、９ｂ、３１ｂの側面に形成された絶縁膜４、１６、３２とを有し、ダミーパターン１ｂ、９ｂ、３１ｂの最短方向の幅Xが、該ダミーパターン１ｂ、９ｂ、３１ｂの高さaの３．５倍以上である半導体装置による。

Abstract translation: 本发明提供一种半导体器件，其中诸如划痕的缺陷的发生被最小化，以及制造半导体器件的方法。 解决问题的手段半导体器件具有硅基板（1），形成在硅基板（1）上方或上方的伪图案（1b，9b，31b）以及形成在硅基板（1）上的绝缘膜（4,16,32） 至少所述虚拟图案（1b，9b，31b）的侧表面。 每个虚拟图案（1b，9b，31b）的最短方向上的宽度（X）是每个虚设图案（lb，9b，31b）的高度（a）的3.5倍以上。