发明授权
CN100437505C 控制器 失效 - 权利终止

控制器
摘要:
提出一种在处理器(μC)和至少一个另外的电路(ASIC 1,2,n)之间具有被定时的数据传输的控制器,其中该处理器(μC)自己输出时钟(SCKr)。该处理器(μC)借助至少两个时钟输出端(10,11)的输出信号来监控该时钟(SCKr)。
公开/授权文献
0/0