发明授权
CN100563103C 延迟电路以及测试装置
失效 - 权利终止
- 专利标题: 延迟电路以及测试装置
- 专利标题(英): Delay circuit and testing apparatus
-
申请号: CN200480037677.7申请日: 2004-12-17
-
公开(公告)号: CN100563103C公开(公告)日: 2009-11-25
- 发明人: 须田昌克 , 寒竹秀介
- 申请人: 爱德万测试株式会社
- 申请人地址: 日本东京
- 专利权人: 爱德万测试株式会社
- 当前专利权人: 爱德万测试株式会社
- 当前专利权人地址: 日本东京
- 代理机构: 北京中原华和知识产权代理有限责任公司
- 代理商 寿宁
- 优先权: 421617/2003 2003.12.18 JP
- 国际申请: PCT/JP2004/018943 2004.12.17
- 国际公布: WO2005/060098 JA 2005.06.30
- 进入国家日期: 2006-06-16
- 主分类号: H03K5/13
- IPC分类号: H03K5/13 ; G01R31/28
摘要:
本发明提供一种延迟电路,其对应于所期望的延迟时间设定使输入信号延迟且输出,包括:延迟元件,其使该输入信号延迟一以所施加的供给电流为基准的延迟时间且输出该输入信号;电流供给部,其产生该供给电流;电压产生部,其产生一种对应于该延迟时间设定的基本电压;以及控制部,其使电流供给部产生供给电流,根据电流供给部的特性,使基本电压变换成控制电压,以供给至电流供给部。电流供给部具有所定的导电特性且具有第1MOS电晶体,其供给汲极电流至延迟元件以作为该供给电流。该控制部产生第1MOS电晶体在饱和区域动作时的第1控制电压,该第1控制电压可供给至第1MOS电晶体的闸极端。
公开/授权文献
- CN1894852A 延迟电路以及测试装置 公开/授权日:2007-01-10
IPC分类: