发明授权
CN100571012C 分层叠加式电压型多电平电路
失效 - 权利终止
- 专利标题： 分层叠加式电压型多电平电路
- 专利标题（英）： Hierarchical superimposed voltage type multi-level circuit
-
申请号： CN03145955.2申请日： 2003-07-18
-
公开(公告)号： CN100571012C公开(公告)日： 2009-12-16
- 发明人: 李永东 , 李明才 , 谭卓辉 , 曲树笋
- 申请人： 清华大学
- 申请人地址： 北京市北京100084-82信箱
- 专利权人： 清华大学
- 当前专利权人： 清华大学
- 当前专利权人地址： 北京市北京100084-82信箱
- 主分类号： H02M7/48
- IPC分类号： H02M7/48
摘要：
本发明属于多电平电路技术领域，其特征在于，所述电路由多层相同的二极管箝位式或电容箝位式多电平电路相交互连接而成，每一层内各开关管形成互锁关系，在层与层之间相应地也存在互锁关系。该电路的输出电压电平数与层数有关，而每层内各开关管的耐压能力又与所述各开关管分别串接的附加的开关管数，即每层的相串接的单元数相关。本发明在输出多电平的同时又提高了各层电路的耐压能力，从而使各开关管的成本下降。
公开/授权文献
- CN1477778A 分层叠加式电压型多电平电路拓扑结构 公开/授权日：2004-02-25
IPC分类:
