公开(公告)号：CN100571012C

公开(公告)日：2009-12-16

申请号：CN03145955.2

申请日：2003-07-18

申请人： 清华大学

发明人： 李永东 ,  李明才 ,  谭卓辉 ,  曲树笋

IPC分类号： H02M7/48

摘要： 本发明属于多电平电路技术领域，其特征在于，所述电路由多层相同的二极管箝位式或电容箝位式多电平电路相交互连接而成，每一层内各开关管形成互锁关系，在层与层之间相应地也存在互锁关系。该电路的输出电压电平数与层数有关，而每层内各开关管的耐压能力又与所述各开关管分别串接的附加的开关管数，即每层的相串接的单元数相关。本发明在输出多电平的同时又提高了各层电路的耐压能力，从而使各开关管的成本下降。

公开(公告)号：CN1477778A

公开(公告)日：2004-02-25

申请号：CN03145955.2

申请日：2003-07-18

申请人： 清华大学

发明人： 李永东 ,  李明才 ,  谭卓辉 ,  曲树笋

IPC分类号： H02M7/48

摘要： 分层叠加式电压型多电平电路拓扑结构属于多电平电路拓扑技术领域，其特征在于：它由多个相同的二极管箝位式或电容箝位式多电平电路叠加而成，其输出电压电平数与叠加层数和横向单元数有关，而耐压能力仅与横向单元数有关。在相邻两层二极管箝位式或电容箝位多电平电路之间，有一共用支路，其相邻两层的开关器件在共用支路上是反向串联的，在输出多电平的同时又提高了各层电路的耐压能力，从而使各开关器件的成本下降。