发明授权
CN100578441C 实现并行数据排序的硬件电路及方法
失效 - 权利终止
- 专利标题: 实现并行数据排序的硬件电路及方法
- 专利标题(英): Hardware circuit for accomplishing paralleling data ordering and method
-
申请号: CN200810035663.1申请日: 2008-04-03
-
公开(公告)号: CN100578441C公开(公告)日: 2010-01-06
- 发明人: 姚炜 , 王传芳 , 程剑涛 , 余维学
- 申请人: 启攀微电子(上海)有限公司
- 申请人地址: 上海市宜山路1618号D栋4楼
- 专利权人: 启攀微电子(上海)有限公司
- 当前专利权人: 启攀微电子(上海)有限公司
- 当前专利权人地址: 上海市宜山路1618号D栋4楼
- 代理机构: 上海智信专利代理有限公司
- 代理商 缪利明; 周琪
- 主分类号: G06F7/76
- IPC分类号: G06F7/76
摘要:
本发明公开了一种实现并行数据排序的硬件电路及方法。将n个寄存器中每相邻两个单元编为一组,从编号为0的单元开始;对同一组内的两个单元中的数据进行比较,并将数值比较小的数据存储于编号较小的单元内,而值比较大的数据存储于编号较大的单元内;将编号为0的单元单独编为一组,从编号为1的单元开始将寄存器A中每相邻两个单元编为一组;对同一组内的两个单元中的数据进行比较,并将数值比较小的数据存储于编号较小的单元内,数值比较大的数据存储于编号较大的单元内;重复以上操作n次。采用本发明的上述电路及方法,极大的缩短了硬件排序所需周期数,可以实现在n个时钟周期内完成对n个数据的排序。
公开/授权文献
- CN101261576A 实现并行数据排序的硬件电路及方法 公开/授权日:2008-09-10