发明公开
- 专利标题: 数字锁频延迟线
- 专利标题(英): Digital frequency locked delay line
-
申请号: CN200580026531.7申请日: 2005-08-05
-
公开(公告)号: CN101002390A公开(公告)日: 2007-07-18
- 发明人: C·施纳尔
- 申请人: 微米技术有限公司
- 申请人地址: 美国爱达荷州
- 专利权人: 微米技术有限公司
- 当前专利权人: 微米技术有限公司
- 当前专利权人地址: 美国爱达荷州
- 代理机构: 北京北翔知识产权代理有限公司
- 代理商 谢静; 杨勇
- 优先权: 10/912,441 2004.08.05 US
- 国际申请: PCT/US2005/027863 2005.08.05
- 国际公布: WO2006/017723 EN 2006.02.16
- 进入国家日期: 2007-02-05
- 主分类号: H03L7/081
- IPC分类号: H03L7/081
摘要:
一种器件,包括具有延迟锁定电路的信号发生器,所述延迟锁定电路用于基于输入信号提供多个输出信号。所述输出信号相互间具有固定的信号关系,并与输入信号具有固定的信号关系。所述信号发生器还包括选择器,该选择器用于从由所述输出信号形成的一系列信号中选择使能信号。该器件还包括收发器电路,其中所述收发器电路使用所述使能信号进行数据处理。
公开/授权文献
- CN101002390B 数字锁频延迟线 公开/授权日:2012-08-29