发明授权
- 专利标题: 带有闩锁抑制的可调节晶体管衬底偏置发生电路
- 专利标题(英): Adjustable transistor body bias generation circuitry with latch-up prevention
-
申请号: CN200710084732.3申请日: 2007-02-28
-
公开(公告)号: CN101034882B公开(公告)日: 2012-07-18
- 发明人: S·佩里塞地
- 申请人: 阿尔特拉公司
- 申请人地址: 美国加利福尼亚州
- 专利权人: 阿尔特拉公司
- 当前专利权人: 英特尔公司
- 当前专利权人地址: 美国加利福尼亚州
- 代理机构: 北京纪凯知识产权代理有限公司
- 代理商 赵蓉民
- 优先权: 11/369,548 2006.03.06 US
- 主分类号: H03K3/00
- IPC分类号: H03K3/00 ; H03K3/037 ; H01L27/02
摘要:
本发明提供了带有衬底偏置或体偏置发生电路的集成电路。衬底偏置发生电路产生衬底偏置信号,其施加到衬底偏置路径上的晶体管。衬底偏置发生电路包括有源闩锁抑制电路,当潜在的闩锁状态检测出来时,其箝位衬底偏置路径处于安全电压。衬底偏置电路产生的衬底偏置信号电平是可调的。通过使用p沟道控制晶体管,衬底偏置发生电路调节衬底偏置路径上的衬底偏置电压。隔离晶体管耦合在p沟道控制晶体管和衬底偏置路径之间。在潜在闩锁状态期间,隔离晶体管被断开来隔离衬底偏置路径和地。控制电路调节衬底偏置电压,衬底偏置电压被施加到p沟道控制晶体管和隔离晶体管中的衬底端。
公开/授权文献
- CN101034882A 带有闩锁抑制的可调节晶体管衬底偏置发生电路 公开/授权日:2007-09-12