-
公开(公告)号：CN101257300A
公开(公告)日：2008-09-03
申请号：CN200710084733.8
申请日：2007-02-28
申请人： 阿尔特拉公司
发明人： S·佩里塞地
CPC分类号： H03K19/17784 , H02M2003/078 , H03K19/0013 , H03K19/173 , H03K2217/0018
摘要： 本发明提供一种集成电路，其包括带有体端的n沟道和p沟道金属氧化物半导体晶体管。提供了位于该集成电路上的可调式晶体管体偏置电路，该集成电路向所述体端提供体偏置电压，以使功耗最小化。通过使用集成电路上的载有配置数据的可编程单元，可调式体偏置电路可以被控制。集成电路可以是包含有可编程逻辑的可编程逻辑器件集成电路。可调式体偏置电路可以产生可调式的负体偏置电压，用于偏置n沟道金属氧化物半导体晶体管。可调式体偏置电路包括带隙基准电路、电荷泵电路和可调式电压调节器。
-
公开(公告)号：CN101034884B
公开(公告)日：2011-09-07
申请号：CN200710084734.2
申请日：2007-02-28
申请人： 阿尔特拉公司
发明人： S·佩里塞地
IPC分类号： H03K3/037 , H03K3/356 , H01L29/786
CPC分类号： H03K19/00315 , H03K2217/0018
摘要： 本发明提供诸如可编程逻辑器件集成电路之类的集成电路，其包括衬底偏置或体偏置金属氧化物半导体晶体管和抑制闩锁电路。抑制闩锁电路抑制在金属氧化物半导体晶体管中发生闩锁。可以从外部源接收衬底偏置信号，或者从内部产生衬底偏置信号。衬底偏置路径用来分配衬底偏置信号到金属氧化物半导体晶体管的衬底端。抑制闩锁电路可以包括有源n沟道和p沟道金属氧化物晶体管抑制闩锁电路。所述抑制闩锁电路监视电源信号的状态来判定是否有潜在的闩锁状态出现。如果所述抑制闩锁电路判定核心逻辑电源信号和地电源有效，同时衬底偏置信号无效，则衬底偏置路径能够箝位在安全电压，以抑制在金属氧化物半导体晶体管中发生闩锁。
-
公开(公告)号：CN101034884A
公开(公告)日：2007-09-12
申请号：CN200710084734.2
申请日：2007-02-28
申请人： 阿尔特拉公司
发明人： S·佩里塞地
IPC分类号： H03K3/037 , H03K3/356 , H01L29/786
CPC分类号： H03K19/00315 , H03K2217/0018
摘要： 本发明提供诸如可编程逻辑器件集成电路之类的集成电路，其包括衬底偏置或体偏置金属氧化物半导体晶体管和抑制闩锁电路。抑制闩锁电路抑制在金属氧化物半导体晶体管中发生闩锁。可以从外部源接收衬底偏置信号，或者从内部产生衬底偏置信号。衬底偏置路径用来分配衬底偏置信号到金属氧化物半导体晶体管的衬底端。抑制闩锁电路可以包括有源n沟道和p沟道金属氧化物晶体管抑制闩锁电路。所述抑制闩锁电路监视电源信号的状态来判定是否有潜在的闩锁状态出现。如果所述抑制闩锁电路判定核心逻辑电源信号和地电源有效，同时衬底偏置信号无效，则衬底偏置路径能够箝位在安全电压，以抑制在金属氧化物半导体晶体管中发生闩锁。
-
公开(公告)号：CN101034882B
公开(公告)日：2012-07-18
申请号：CN200710084732.3
申请日：2007-02-28
申请人： 阿尔特拉公司
发明人： S·佩里塞地
CPC分类号： H01L27/0921 , H03K19/00315 , H03K2217/0018
摘要： 本发明提供了带有衬底偏置或体偏置发生电路的集成电路。衬底偏置发生电路产生衬底偏置信号，其施加到衬底偏置路径上的晶体管。衬底偏置发生电路包括有源闩锁抑制电路，当潜在的闩锁状态检测出来时，其箝位衬底偏置路径处于安全电压。衬底偏置电路产生的衬底偏置信号电平是可调的。通过使用p沟道控制晶体管，衬底偏置发生电路调节衬底偏置路径上的衬底偏置电压。隔离晶体管耦合在p沟道控制晶体管和衬底偏置路径之间。在潜在闩锁状态期间，隔离晶体管被断开来隔离衬底偏置路径和地。控制电路调节衬底偏置电压，衬底偏置电压被施加到p沟道控制晶体管和隔离晶体管中的衬底端。
-
公开(公告)号：CN101034882A
公开(公告)日：2007-09-12
申请号：CN200710084732.3
申请日：2007-02-28
申请人： 阿尔特拉公司
发明人： S·佩里塞地
CPC分类号： H01L27/0921 , H03K19/00315 , H03K2217/0018
摘要： 本发明提供了带有衬底偏置或体偏置发生电路的集成电路。衬底偏置发生电路产生衬底偏置信号，其施加到衬底偏置路径上的晶体管。衬底偏置发生电路包括有源闩锁抑制电路，当潜在的闩锁状态检测出来时，其箝位衬底偏置路径处于安全电压。衬底偏置电路产生的衬底偏置信号电平是可调的。通过使用p沟道控制晶体管，衬底偏置发生电路调节衬底偏置路径上的衬底偏置电压。隔离晶体管耦合在p沟道控制晶体管和衬底偏置路径之间。在潜在闩锁状态期间，隔离晶体管被断开来隔离衬底偏置路径和地。控制电路调节衬底偏置电压，衬底偏置电压被施加到p沟道控制晶体管和隔离晶体管中的衬底端。
-
-
-
-
搜索结果
5 条记录 (耗时 0.023 秒)
