一种内存装置(memory device)用的译码器(106B)，其含有多个驱动装置(212)，当内存装置开启时，每一驱动装置对内存装置的各自线路(line)施加各自线电压(line voltage)。此译码器亦含有控制装置(220)，该控制装置连结至该多个驱动装置于公共节点(216)，用以产生电压来控制这些驱动装置的开启或关闭。而且，连结至该公共节点的电容器(222)增加于该公共节点的电压从初始升压电压(boost voltage)至最终升压电压。因此，内存装置的线路以最小的面积及最低的接线复杂度(wiring complexity)驱动至升压电压。