一种半导体器件的制造方法
摘要:
一种半导体器件的制造方法,所述方法在栅极替代工艺(Replacementgate或Gate last)制备CMOS晶体管过程中,在去除伪栅堆叠后,在去除伪栅堆叠形成的第一开口内形成L形侧墙以及其上的第二侧墙或L形侧墙,来重新定义替代栅的尺寸,起到调节替代栅堆叠与源/漏区域以及源/漏延伸区重叠电容的作用;而后通过在替代栅堆叠中的栅电极的侧壁形成替代侧墙,进一步减小侧墙与源/漏区域以及源/漏延伸区的重叠电容,进而减小器件整体的重叠电容,此外,以较易实现的工艺方法得到更小器件尺寸的器件。
公开/授权文献
0/0