Invention Grant
- Patent Title: 内存装置与静态随机存取内存装置
- Patent Title (English): Switched capacitor based negative bitline voltage generation scheme
-
Application No.: CN201010532045.5Application Date: 2010-10-27
-
Publication No.: CN102237129BPublication Date: 2013-08-28
- Inventor: 杨琇惠 , 刘逸群 , 詹伟闵 , 周绍禹
- Applicant: 台湾积体电路制造股份有限公司
- Applicant Address: 中国台湾新竹市新竹科学工业园区力行六路八号
- Assignee: 台湾积体电路制造股份有限公司
- Current Assignee: 台湾积体电路制造股份有限公司
- Current Assignee Address: 中国台湾新竹市新竹科学工业园区力行六路八号
- Agency: 北京律诚同业知识产权代理有限公司
- Agent 陈红
- Priority: 12/769,694 2010.04.29 US
- Main IPC: G11C11/414
- IPC: G11C11/414
Abstract:
本发明揭露一种内存装置与静态随机存取内存(static random access memories；SRAM)装置。此内存装置包含位线偏压线路，用以在写入操作期间，偏压位线。位线偏压电路是操作来提供负偏压至位线。负偏压的强度与被提供至存储单元供应电压节点的存储单元供应电压的位准成反比。
Public/Granted literature
- CN102237129A 内存装置与静态随机存取内存装置 Public/Granted day:2011-11-09
Information query
IPC分类:
