-
公开(公告)号：CN119993905A
公开(公告)日：2025-05-13
申请号：CN202411914699.2
申请日：2024-12-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/31 , H01L23/48
Abstract: 根据本揭露的一些实施例，揭露制造半导体组件结构的方法以及半导体组件结构。所述方法包括通过依序形成彼此堆栈的传热层以及夹在传热层之间的背侧金属化结构来形成背侧连接结构。至少一个传热层的形成包括执行退火工艺，以将绝缘材料层转变为具有纳米晶粒和沿纳米晶粒的晶界分布的掺杂剂的绝缘纳米结构材料层。
-
公开(公告)号：CN119993234A
公开(公告)日：2025-05-13
申请号：CN202510071538.X
申请日：2025-01-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C13/00
Abstract: 一种存储器电路，包括存储器阵列、第一存取电路和第二存取电路。存储器阵列可以包括多个非易失性存储器单元。非易失性存储器单元可以沿多个第一存取线和多个第二存取线排列。第一存取线和第二存取线可以各自沿横向延伸穿过存储器阵列。第一存取电路可以在横向方向上物理地设置在存储器阵列的第一侧。第二存取电路可以在横向方向上物理地设置在存储器阵列的第二侧。第二侧与第一侧相对。本申请的实施例还涉及操作存储器电路的方法。
-
公开(公告)号：CN119993230A
公开(公告)日：2025-05-13
申请号：CN202510050747.6
申请日：2025-01-13
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/419 , G11C11/41
Abstract: 一种存储器电路包括存储器阵列，该存储器阵列包括多个第一存储器单元。存储器电路包括跟踪列，跟踪列包括一个或多个第二存储器单元，其中，一个或多个第二存储器单元中的每个耦接到第一跟踪位线、第二跟踪位线和第一跟踪字线。存储器电路包括控制器，控制器可操作地耦接到存储器阵列和跟踪列，并且被配置为：识别存在于第一跟踪位线上的第一信号的转变边缘，并断言存在于第一跟踪字线上的第二信号，使存在于第二跟踪位线上的第三信号上升；基于第三信号生成触发信号，其中，触发信号的转变边沿导致对第一存储器单元中的至少一个执行的写入操作停止。本申请的实施例还公开了操作存储器电路的方法。
-
公开(公告)号：CN112582273B
公开(公告)日：2025-05-13
申请号：CN202010194655.2
申请日：2020-03-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48 , H01L21/60 , H01L21/56 , H01L23/31 , H01L23/498 , H01L23/485 , H01L23/66 , H01Q1/22
Abstract: 一种天线封装、天线封装系统及制造天线封装的方法。制造天线封装的方法包括：在载体上沉积包括聚苯并二恶唑的绝缘层；在粘合层上形成包括聚亚酰胺的背侧层；在背侧层之上形成晶粒附接膜；在第二背侧层上形成一或多个中介层通孔壁结构及一或多个中介层通孔光栅结构；将诸如射频集成电路晶粒的晶粒置放在晶粒附接膜上；通过模塑料来嚢封晶粒、一或多个中介层通孔壁结构及一或多个中介层通孔光栅结构，以形成包括一或多个天线区域的天线封装；以及在嚢封封装体上形成重布层结构。重布层结构可包括耦接至晶粒的一或多个天线结构。一或多个天线结构中的每一者可定位在一或多个天线区域上方。
-
公开(公告)号：CN119967903A
公开(公告)日：2025-05-09
申请号：CN202411593482.6
申请日：2024-11-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H10D84/85
Abstract: 用于形成堆叠晶体管器件的方法包括：诸如通过旋涂沉积来沉积伪材料，以不同于堆叠晶体管器件的第二晶体管来处理第一晶体管。多Vt图案化(其中堆叠器件中的不同晶体管可以具有不同的阈值电压(Vt))可以通过在图案化之前沉积伪材料以选择性控制每个晶体管的Vt而不影响其它晶体管来实施。在顶部‑底部FET堆叠件中，通过沉积伪材料，可以优化工艺以确保堆叠件中的每个晶体管都形成为具有期望的特性。本申请的实施例还涉及形成半导体器件的方法。
-
Patent Agency Ranking
公开(公告)号：CN119967895A
公开(公告)日：2025-05-09
申请号：CN202510071600.5
申请日：2025-01-16
Applicant: 台湾积体电路制造股份有限公司
Abstract: 半导体器件包括：纳米结构堆叠件；第一层，位于纳米结构堆叠件上方并且相对于纳米结构堆叠件偏移；内部间隔件，位于第一层和纳米结构堆叠件之间；以及栅极结构，包裹纳米结构堆叠件。栅极结构包括：栅极电介质，位于纳米结构上以及内部间隔件和纳米结构堆叠件的纳米结构之间；以及栅极金属，位于栅极电介质上。本申请的实施例还涉及形成半导体器件的方法。
-
公开(公告)号：CN119967809A
公开(公告)日：2025-05-09
申请号：CN202510087390.9
申请日：2025-01-20
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例提供了一种存储器件，包括多个存储器阵列、多个第一感测放大器和多个多路复用器。多个存储器阵列中的每个都包括多个存储单元，这些存储单元形成在多个金属化层中的相应金属化层中，这些金属化层设置在衬底上方。多个第一感测放大器中的每个和存储器阵列中的相应存储器阵列形成在相应的金属化层中。多个多路复用器中的每个、存储器阵列中的相应存储器阵列和第一感测放大器中的相应第一感测放大器形成在相应的金属化层中。因此，存储器件的外围面积减小，从而有利地实现了更高的密度。本发明的实施例还提供了一种制造存储器件的方法。
-
公开(公告)号：CN113113392B
公开(公告)日：2025-05-09
申请号：CN202110023444.7
申请日：2021-01-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/07 , H01L25/00 , H01L23/31 , H01L23/498
Abstract: 提供芯片封装结构及其形成方法。此方法包含设置第一芯片结构和第二芯片结构于线路基板之上。第一芯片结构与第二芯片相隔一间隙。此方法还包含设置环形结构于线路基板之上。环形结构具有第一开口，第一芯片结构和第二芯片结构位于第一开口中，第一开口具有第一内壁，第一内壁具有第一凹陷，且间隙朝向该第一凹陷延伸。
-
公开(公告)号：CN119947226A
公开(公告)日：2025-05-06
申请号：CN202510043571.1
申请日：2025-01-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了半导体器件及其形成方法。在实施例中，示例性方法包括：在衬底上方形成包括与多个牺牲层交错的多个沟道层的鳍形有源区域；去除鳍形有源区域的源极/漏极区域以形成源极/漏极开口；在源极/漏极开口中形成源极/漏极部件；选择性去除多个牺牲层以形成多个栅极开口；以及在多个栅极开口中形成栅极结构，其中，栅极结构包括形成在多个栅极开口的第一栅极开口中的第一部分和形成在多个栅极开口的第二栅极开口中的第二部分，第一部分的栅极长度与第二部分的栅极长度不同。
-
公开(公告)号：CN119947225A
公开(公告)日：2025-05-06
申请号：CN202510043566.0
申请日：2025-01-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开实施例提供了半导体器件及其形成方法。根据本公开的一个实施例的方法包括：形成垂直堆叠在衬底之上的多个半导体纳米结构；形成悬置在半导体纳米结构中的最顶部一个之上的介电结构；形成与半导体纳米结构交错的多个内部间隔件；形成邻接半导体纳米结构的外延部件；以及形成包裹半导体纳米结构和介电结构的每个的栅极结构。
-
-
-
-
-
-
-
-
-
Search Results
24459
records
(took 0.194 seconds)
