发明授权
CN102246155B 多处理器数据处理系统中的错误检测
失效 - 权利终止
- 专利标题: 多处理器数据处理系统中的错误检测
-
申请号: CN200980149473.5申请日: 2009-11-25
-
公开(公告)号: CN102246155B公开(公告)日: 2014-10-15
- 发明人: W·C·莫耶 , M·J·罗奇福特 , D·M·桑托
- 申请人: 飞思卡尔半导体公司
- 申请人地址: 美国得克萨斯
- 专利权人: 飞思卡尔半导体公司
- 当前专利权人: 飞思卡尔半导体公司
- 当前专利权人地址: 美国得克萨斯
- 代理机构: 中国国际贸易促进委员会专利商标事务所
- 代理商 金晓
- 优先权: 12/331,759 2008.12.10 US
- 国际申请: PCT/US2009/065896 2009.11.25
- 国际公布: WO2010/068492 EN 2010.06.17
- 进入国家日期: 2011-06-10
- 主分类号: G06F15/163
- IPC分类号: G06F15/163 ; G06F9/46 ; G06F9/30 ; G06F11/00
摘要:
提供了一种系统和方法。系统包括第一和第二处理器(12、14)和交叉信号通知接口(22)。第二处理器(14)以与所述第一处理器(12)锁定同步的方式执行指令。交叉信号通知接口(22)耦合在所述第一和第二处理器之间,用于向所述第二处理器(12)发送信号通知所述第一处理器(12)的非预期改变的状态和所述第一处理器(12)中的非预期改变的状态的位置,以便使得所述第二处理器(14)以与所述第一处理器(12)锁定同步的方式模拟所述非预期改变的状态。方法包括:在第一处理器(12)中执行指令;以与所述第一处理器(12)锁定同步的方式在第二处理器(14)中执行所述指令;检测所述第一处理器(12)中的错误状况;将关于所述错误状况的信息传输至所述第二处理器(14);处理所述第一处理器(12)中的错误状况;以及使得所述第一和第二处理器以锁定同步的方式模拟所述错误状况。
公开/授权文献
- CN102246155A 多处理器数据处理系统中的错误检测 公开/授权日:2011-11-16