-
公开(公告)号：CN103811453B
公开(公告)日：2018-03-06
申请号：CN201310554032.1
申请日：2013-11-08
Applicant: 飞思卡尔半导体公司
Inventor： 德怀特·L·丹尼尔斯 , 艾伦·J·玛格努斯 , 帕梅拉·A·奥布莱恩
IPC: H01L23/495
CPC classification number: H01L21/4821 , H01L23/49582 , H01L24/97 , H01L2924/181 , H01L2924/00
Abstract: 公开了一种扁平包装无铅微电子封装上的可湿性引线端。制造扁平包装无铅封装(2100)的方法用焊料(1001)覆盖封装引线框架切割端处的暴露基底金属。一种方法是在封装位于条(200、300)中的时候，用焊料覆盖暴露的基底金属。另一种方法是在封装被单一化分割之后，用焊料覆盖暴露的基底金属。结果，在将封装安装在印刷电路板期间，可能接收焊料的封装的引线的所有部分是焊料可湿性的。位于封装上的焊料可湿性引线端(504)在安装封装期间有助于焊料圆角的形成。
-
公开(公告)号：CN104025534B
公开(公告)日：2017-11-28
申请号：CN201180074646.9
申请日：2011-11-04
Applicant: 飞思卡尔半导体公司
Inventor： 格拉哈姆·埃德米斯顿
IPC: H04L29/02
CPC classification number: H04L41/0672 , H04J3/0641 , H04L12/40189 , H04L12/4035 , H04L12/437 , H04L41/0816
Abstract: 描述了实时分布式网络从模块。所述实时分布式网络从模块包括被布置成在至少第一实时分布式网络连接上发送和接收实时分布式网络数据的第一通信组件；被布置成在至少一个另外的实时分布式网络连接上发送和接收实时分布式网络数据的至少一个另外的通信组件；以及至少一个处理组件。所述至少一个实时分布式网络从模块选择性地可配置成以第一处理模式和至少一个另外的处理模式进行操作，在第一处理模式中，所述至少一个处理组件被配置成处理在所述第一和至少一个另外的通信组件之间的第一方向上行进的实时分布式网络数据，在至少一个另外的处理模式中，所述至少一个处理组件被配置成处理在所述第一和至少一个另外的通信组件之间的至少一个另外的方向上行进的实时分布式网络数据。
-
公开(公告)号：CN103542844B
公开(公告)日：2017-11-17
申请号：CN201310277351.2
申请日：2013-07-04
Applicant: 飞思卡尔半导体公司
Inventor： 林义真
IPC: G01C19/5762
CPC classification number: G01C19/5719 , G01C19/5733
Abstract: 本发明涉及带有正交误差补偿的角速率传感器。角速率传感器（20）包括柔性地耦合到衬底（22）的驱动块(36)。传感块(42)悬浮于衬底（22）之上并通过柔性支撑元件(44)柔性地与驱动块(36)相连接。正交补偿电极(24)与驱动块(36)相关联以及传感电极(28)与传感块(42)相关联。驱动块(36)和传感块(42)响应于正交误差相对于传感轴(50)振荡。正交误差在正交补偿电极(24)和驱动块(36)之间产生信号误差分量(78)以及在传感电极(28)和传感块(42)之间产生信号误差分量(76)。补偿和传感电极（24、28）以相反极性耦合以便信号误差分量(78)基本上抵消信号误差分量(76)。
-
公开(公告)号：CN102955629B
公开(公告)日：2017-09-12
申请号：CN201110307017.8
申请日：2011-08-26
Applicant: 飞思卡尔半导体公司
IPC: G06F3/044
CPC classification number: G06F3/044
Abstract: 一种用于感测对象的接近或接触的传感器，包括：感测区域；振荡信号发生器，用于生成具有振荡周期的振荡信号；选通信号发生器，用于生成具有选通持续时间的选通信号；控制器，用于控制该振荡周期或该选通持续时间；以及处理器，用于确定在该选通持续时间期间的振荡周期的数目N。该数目N表示该对象对该感测区域的接触或接近。通过为该振荡周期或选通持续时间确定最佳值以便期望在该选通持续时间期间的最佳数目N来校正该传感器。
-
公开(公告)号：CN104145249B
公开(公告)日：2017-08-15
申请号：CN201280070982.0
申请日：2012-02-29
Applicant: 飞思卡尔半导体公司
Inventor： 亚历山德鲁·吉卡 , 拉兹万·约内斯库 , 拉杜-维克托·萨尔马沙格
IPC: G06F11/36
CPC classification number: G06F11/3636 , G06F11/0775
Abstract: 提出了一种用于调试计算机程序的方法。所述方法包括：在计算机(2.1)上运行至少一部分所述计算机程序，从而促使所述计算机执行指令序列(ABDACDABCD)并生成与所述执行的指令序列相对应的轨迹(ABDACDABCD)；以及当所述程序已经生成了异常时，基于所述轨迹选择一组一个或多个异常字符串(BD，AC，BC，ABD，BDA，DAC，ACD，DAB，ABC，BCD)，使得每个所述异常字符串是所述轨迹(2.2)的独特子串；以及向用户或调试工具(2.3)指示所述异常字符串。所述一组异常字符串尤其可包括所述轨迹的最终最短独特子串(BC)。也描述了计算机程序产品。
-
Patent Agency Ranking
公开(公告)号：CN106935572A
公开(公告)日：2017-07-07
申请号：CN201610860374.X
申请日：2016-09-28
Applicant: 飞思卡尔半导体公司
Inventor： 沃尔特·帕尔莫
IPC: H01L23/552 , H01L23/58 , H01L21/98
CPC classification number: H01L23/552 , H01L21/4853 , H01L21/486 , H01L23/49816 , H01L23/49827 , H01L23/66 , H01L2223/6683 , H01L2924/15311 , H01L2924/3025 , H01L23/585 , H01L24/81
Abstract: 本文提供了一种用于制造封装电子器件(200)的方法和装置，该封装电子器件(200)包括其中导电互连路径(122)在第一相对表面和第二相对表面之间延伸的载体基板(120)、附着于载体基板的第一表面以用于电连接到多个导电互连路径的集成电路管芯(125)，以及附着于载体基板的第二表面以用于电连接到多个导电互连路径的导体的阵列(110)，例如BGA、LGA、PGA、C4凸块或倒装芯片导体，其中该阵列包括信号馈送球(112)和包围该信号馈送球的屏蔽接地球(111)的阵列。
-
公开(公告)号：CN106876381A
公开(公告)日：2017-06-20
申请号：CN201610811518.2
申请日：2016-09-08
Applicant: 飞思卡尔半导体公司
IPC: H01L27/02
CPC classification number: H01L23/5228 , G06F17/5077 , G06F2217/78 , H01L21/823871 , H01L23/485 , H01L23/5286 , H01L27/0207 , H01L27/0629 , H01L27/0688 , H01L27/092 , H01L27/0203
Abstract: 一种集成电路，包括：第一晶体管，所述第一晶体管包括第一电流电极、第二电流电极和主体联结；第一导线，所述第一导线耦合在所述第一电流电极与第一电源电压之间；以及第二导线，所述第二导线耦合到所述第二电流电极。所述第二导线的电阻比所述第一导线的电阻至少大5％。所述主体联结耦合到第二电源电压。所述第一电源电压不同于所述第二电源电压。
-
公开(公告)号：CN106782637A
公开(公告)日：2017-05-31
申请号：CN201610800798.7
申请日：2016-09-01
Applicant: 飞思卡尔半导体公司
CPC classification number: G06F11/0793 , G06F11/0727 , G06F11/079 , G11C7/24 , H03K19/20 , H03K3/027
Abstract: 提供一种位存储装置、集成电路以及方法。该位存储装置包括：寄存器，该寄存器用于存储实际值、相反值、差分实际值以及差分相反值；验证电路，该验证电路包括耦合到该寄存器的输出的验证输入且包括用于提供有效性指示的有效性输出；以及写入电路，该写入电路包括耦合到该寄存器的写入电路输入端，该写入电路被配置成在第一时钟边沿处使得第一寄存器存储该实际值，且使得第二寄存器存储该相反值或使得第四寄存器存储该差分相反值，并且，在第二时钟边沿处，使得第三寄存器存储该差分实际值，且使得该第二寄存器和该第四寄存器中的另一个寄存器相应地存储该相反值或该差分相反值。
-
公开(公告)号：CN106771958A
公开(公告)日：2017-05-31
申请号：CN201511035883.0
申请日：2015-11-19
Applicant: 飞思卡尔半导体公司
IPC: G01R31/28
Abstract: 本发明涉及具有低功率扫描系统的集成电路，可在扫描模式中操作的集成电路包括由级联触发器单元形成的扫描链。每个触发器单元都包括接收第一数据信号并产生第一锁存信号的主锁存器，接收第一锁存信号并产生第二锁存信号的从锁存器和具有分别连接至主和从锁存器用于接收第一输入信号第二锁存信号的第一和第二输入的多路复用器，并且其取决于触发信号产生扫描数据输出信号。第一输入信号是第一数据信号和第一锁存信号中的一种。由触发信号对提供至从锁存器的时钟信号进行门控。
-
公开(公告)号：CN106708650A
公开(公告)日：2017-05-24
申请号：CN201511035882.6
申请日：2015-11-17
Applicant: 飞思卡尔半导体公司
CPC classification number: G06F11/1068 , G06F3/0619 , G06F3/0659 , G06F3/0679 , G11C5/005 , G11C29/52 , G11C2029/0409 , G11C2029/0411 , G06F11/1012 , G11C16/3431 , G11C29/42
Abstract: 本公开涉及保护嵌入式非易失性存储器免受干扰。在总线(例如，SoC内部的总线)上从控制器发送控制信号给嵌入式非易失性存储器(NVM)之前，通过编码所述控制信号的至少一个子集来提高片上系统(SoC)的电磁兼容性(EMC)。所用的检错码使EMC事件以相对高的概率将错误引入传送的码字。响应于在所传送的码字中检测到错误，执行一组安全防护操作以防止所述NVM中存储的数据被不可控地改变。
-
-
-
-
-
-
-
-
-
Search Results
2276
records
(took 0.048 seconds)
