发明授权
- 专利标题: 栅氧化层界面陷阱密度测试结构及测试方法
- 专利标题(英): Gate-oxidizing-layer interface-trap density-testing structure and testing method
-
申请号: CN201110397002.5申请日: 2011-12-02
-
公开(公告)号: CN102522386B公开(公告)日: 2014-06-11
- 发明人: 何燕冬 , 洪杰 , 张钢刚 , 张兴
- 申请人: 北京大学
- 申请人地址: 北京市海淀区颐和园路5号
- 专利权人: 北京大学
- 当前专利权人: 北京大学
- 当前专利权人地址: 北京市海淀区颐和园路5号
- 代理机构: 北京路浩知识产权代理有限公司
- 代理商 王莹
- 主分类号: H01L23/544
- IPC分类号: H01L23/544 ; G01R31/26
摘要:
本发明公开了一种栅氧化层界面陷阱密度测试结构及测试方法,涉及MOS器件质量、可靠性测试技术领域,所述测试结构包括n型MOSFET及对应的p型栅氧化层电容,或者p型MOSFET及对应的n型栅氧化层电容;所述n型MOSFET与其对应的p型栅氧化层电容,以及p型MOSFET与其对应的n型栅氧化层电容共用栅极。本发明采用同一测试结构便可完成对n和p型MOS器件栅氧化层界面陷阱密度的测试,且缩短了测量时间、提高了测试效率,降低了测试成本。
公开/授权文献
- CN102522386A 栅氧化层界面陷阱密度测试结构及测试方法 公开/授权日:2012-06-27
IPC分类: