本发明公开了一种基于数据传输的高速译码电路，主要解决现有译码器电路复杂的问题。其基本电路由16个MOS晶体管构成，S 与Sv 、S 与Sv 为两位互补的高低位地址选择信号，通过控制相关晶体管的有序导通与关断实现正确的译码功能。本发明的基本电路分上下两层结构，其中第二层结构中引入了NMOS管M0-M3，有效减小了信号在传输路径上的电压摆幅损失。本发明具有结构简单、速度快、面积小、功耗低等优点，而且其优势随着译码地址数目的增加会更加明显，可用于存储器地址译码及高速数据选择电路。