一种16比特DDR SDRAM接口，所述的16比特DDR SDRAM接口上设置有一对差分DQS管脚，所述的一对差分DQS管脚可以是HDQS和HDQS#，此时芯片在低8比特的读写数据通路上增加延时控制；所述的一对差分DQS管脚也可以是LDQS和LDQS#，此时芯片在高8比特的读写数据通路上增加延时控制；本发明减少管脚数目意味产品成本更低或是产品可以提供更多功能而得以提高产品价值。减少管脚数目也减少了芯片面积和成本，减少工作电流和工作噪声，提高芯片性能。