本发明涉及一种在衬底上生长III‑V外延层的方法、一种半导体结构、以及包括这样的结构的设备，该半导体结构包括衬底、在衬底的顶部的缓冲层，其中，导电路径出现在衬底和缓冲层之间，其特征在于，该导电路径由一个或多个局部隔离阻断。当在Si衬底上沉积例如III‑N外延层时，从沉积A1N层开始生长来抑制Si衬底的所谓“Ga回熔”。在Si和A1N间的界面处，由于在界面处的能带排列或Ga扩散到Si中，形成导电层。这一导电层对在Si上的这样的III‑N缓冲层顶部构建的设备的射频操作和高压操作两者都是有害的。