晶片堆叠封装体及其制造方法
摘要:
本发明揭露一种晶片堆叠封装体及其制造方法,该晶片堆叠封装体包括:一装置基底,其具有一上表面、一下表面及一侧壁,装置基底包括邻近于上表面的一感测区或元件区及一信号接垫区、以及一浅凹槽结构沿着装置基底的侧壁自上表面朝下表面延伸;一重布线层电性连接信号接垫区且延伸至浅凹槽结构内;一第一基底设置于装置基底的下表面下方且位于装置基底与一第二基底之间;一接线的第一端点设置于浅凹槽结构内且电性连接重布线层,而第二端点与第一基底及/或第二基底电性连接。本发明能够提升的晶片堆叠封装体的感测区或元件区的敏感度,并缩小晶片堆叠封装体的尺寸,还可提升晶片堆叠封装体的品质。
公开/授权文献
0/0