本发明涉及一种基于概率计算的线性分组码的模拟译码器的设计方法，属于信号处理技术领域，包括以下步骤：(1)由线性分组码的H矩阵与因子图的对应关系得到其因子图；(2)通过等效门、概率异或门两种门电路实现因子图中节点的相应功能；(3)通过度数为3的概率门电路实现任意度数的概率门电路模块；(4)特殊节点的实现；(5)根据因子图中变量节点与校验节点之间的连线关系，将步骤二到步骤四中介绍的相应等效门与概率异或门相连，实现模拟译码器的结构。对比现有设计方法，本发明方法将模拟译码器的器件(两种门电路)与因子图模型一一对应，设计流程清晰、搭建快捷，应用本发明方法所搭建的模拟译码器可扩展性好，具有广泛的适用性。