发明公开
- 专利标题: 用于单片堆叠集成电路测试的电路和方法
- 专利标题(英): Circuit and method for monolithic stacked integrated circuit testing
-
申请号: CN201410490077.1申请日: 2014-09-23
-
公开(公告)号: CN104515952A公开(公告)日: 2015-04-15
- 发明人: 桑迪·库马·戈埃尔 , 阿肖克·梅赫塔
- 申请人: 台湾积体电路制造股份有限公司
- 申请人地址: 中国台湾新竹
- 专利权人: 台湾积体电路制造股份有限公司
- 当前专利权人: 台湾积体电路制造股份有限公司
- 当前专利权人地址: 中国台湾新竹
- 代理机构: 北京德恒律治知识产权代理有限公司
- 代理商 章社杲; 李伟
- 优先权: 14/039,789 2013.09.27 US
- 主分类号: G01R31/3187
- IPC分类号: G01R31/3187 ; G01R31/3177
摘要:
本发明提供了一种单片堆叠集成电路(IC),该电路在它的其中一个上层中具有高良率层(KGL)测试电路和扫描段。该测试电路包括连接到扫描段并连接到IC的第二层的多个输入端、输出端和多路复用器。该测试电路还包括多个控制元件,使得堆叠IC的扫描测试可以在逐层的基础上进行。本发明涉及用于单片堆叠集成电路测试的电路和方法。
公开/授权文献
- CN104515952B 用于单片堆叠集成电路测试的电路和方法 公开/授权日:2017-09-29
IPC分类: