- 专利标题: 建立用于子例程返回的分支目标指令高速缓冲存储器(BTIC)条目以减少执行管线泡,以及相关系统、方法和计算机可读媒体
- 专利标题(英): Establishing a branch target instruction cache (btic) entry for subroutine returns to reduce execution pipeline bubbles, and related systems, methods, and computer-readable media
-
申请号: CN201380061574.3申请日: 2013-11-27
-
公开(公告)号: CN104854556A公开(公告)日: 2015-08-19
- 发明人: 詹姆斯·诺里斯·迪芬德尔费尔 , 迈克尔·威廉·莫罗 , 迈克尔·斯科特·麦克勒瓦伊内 , 达朗·尤金·施特雷特 , 维马尔·K·雷迪 , 布莱恩·迈克尔·斯坦普尔
- 申请人: 高通股份有限公司
- 申请人地址: 美国加利福尼亚州
- 专利权人: 高通股份有限公司
- 当前专利权人: 高通股份有限公司
- 当前专利权人地址: 美国加利福尼亚州
- 代理机构: 北京律盟知识产权代理有限责任公司
- 代理商 宋献涛
- 优先权: 61/730,717 2012.11.28 US; 13/792,335 2013.03.11 US
- 国际申请: PCT/US2013/072372 2013.11.27
- 国际公布: WO2014/085683 EN 2014.06.05
- 进入国家日期: 2015-05-26
- 主分类号: G06F9/30
- IPC分类号: G06F9/30 ; G06F9/38
摘要:
本发明揭示建立用于子例程返回的分支目标指令高速缓冲存储器BTIC条目以减少管线泡,以及相关的系统、方法和计算机可读媒体。在一个实施例中,建立BTIC条目的方法包含检测执行管线中的子例程调用。作为响应,将按顺序在所述子例程调用之后获取的至少一个指令写入作为用于子例程返回的BTIC条目中的分支目标指令。计算下一指令获取地址,且将其写入到所述BTIC条目中的下一指令获取地址字段中。以此方式,即使首次遇到所述子例程返回或从不同调用位置调用所述子例程,所述BTIC也可提供用于所述子例程返回的正确分支目标指令和下一指令获取地址数据。
公开/授权文献
- CN104854556B 建立分支目标指令高速缓冲存储器条目的方法和系统 公开/授权日:2017-11-10