- 专利标题: 半导体装置的制造方法、评价方法以及半导体装置
-
申请号: CN201510151867.1申请日: 2015-04-01
-
公开(公告)号: CN105023845B公开(公告)日: 2018-05-08
- 发明人: 百田圣自 , 阿部和 , 河野宪司 , 田边广光
- 申请人: 富士电机株式会社 , 株式会社电装
- 申请人地址: 日本神奈川县
- 专利权人: 富士电机株式会社,株式会社电装
- 当前专利权人: 富士电机株式会社,株式会社电装
- 当前专利权人地址: 日本神奈川县
- 代理机构: 中科专利商标代理有限责任公司
- 代理商 刘建
- 优先权: 2014-089124 2014.04.23 JP
- 主分类号: H01L21/336
- IPC分类号: H01L21/336 ; H01L21/28
摘要:
本发明提供一种具备伪沟槽MOS单元,并且市场故障率低的沟槽栅型的半导体装置的制造方法、半导体装置的评价方法以及半导体装置。首先,在n‑型半导体基板1的正面,形成具备在元件的深度方向上延伸的栅极电极(8)的沟槽MOS单元、和具备在元件的深度方向上延伸的伪栅极电极(18)的伪沟槽MOS单元。接下来,在n‑型半导体基板(1)的正面上,形成发射极电极(9)以及筛选焊盘DG。筛选焊盘DG与伪栅极电极(18)连接。接下来,在发射极电极(9)与筛选焊盘DG之间施加规定电压,来进行针对伪栅极绝缘膜(17)的筛选。接下来,通过覆盖发射极电极(9)以及筛选焊盘DG的镀膜(13),来将发射极电极(9)与筛选焊盘DG短路,从而完成产品。
公开/授权文献
- CN105023845A 半导体装置的制造方法、评价方法以及半导体装置 公开/授权日:2015-11-04
IPC分类: