-
公开(公告)号：CN107251205B
公开(公告)日：2020-09-25
申请号：CN201680012544.7
申请日：2016-06-10
IPC分类号： H01L21/336 , H01L21/322 , H01L21/329 , H01L21/8234 , H01L27/04 , H01L27/06 , H01L27/088 , H01L29/739 , H01L29/78 , H01L29/861 , H01L29/868
摘要： 本发明提供半导体装置和半导体装置的制造方法，在成为n－型漂移层(1)的n－型半导体基板的正面形成FS结构的RC‑IGBT的正面元件结构。接着，在n－型半导体基板的背面形成p+型集电区(10)、n+型阴极区(11)和n+型FS层(12)。n+型FS层(12)使用硒而形成。接着，从n－型半导体基板的背面照射轻离子，并且在n－型漂移层(1)的内部形成第一低寿命区域(31)。接着，从n－型半导体基板的背面照射轻离子，并且在n+型FS层(12)的内部形成第二低寿命区域(32)。接着，利用退火处理，降低n+型FS层(12)内部的结晶缺陷的缺陷密度。由此，能够抑制漏电流的增加、降低电损耗，并且提高合格率。
-
公开(公告)号：CN105023845B
公开(公告)日：2018-05-08
申请号：CN201510151867.1
申请日：2015-04-01
IPC分类号： H01L21/336 , H01L21/28
CPC分类号： H01L29/0696 , G01R31/2601 , H01L22/14 , H01L22/30 , H01L24/48 , H01L24/49 , H01L24/85 , H01L29/0619 , H01L29/407 , H01L29/4236 , H01L29/4238 , H01L29/66348 , H01L29/7397 , H01L2224/05624 , H01L2224/45015 , H01L2224/4813 , H01L2224/48139 , H01L2224/49113 , H01L2224/85399 , H01L2224/85801 , H01L2924/00014 , H01L2924/13055 , H01L2924/13091 , H01L2924/00 , H01L2924/20753 , H01L2924/20754 , H01L2924/20755 , H01L2924/20756 , H01L2924/20757 , H01L2924/20758 , H01L2924/20759 , H01L2924/2076 , H01L2224/45099 , H01L2924/207
摘要： 本发明提供一种具备伪沟槽MOS单元，并且市场故障率低的沟槽栅型的半导体装置的制造方法、半导体装置的评价方法以及半导体装置。首先，在n‑型半导体基板1的正面，形成具备在元件的深度方向上延伸的栅极电极(8)的沟槽MOS单元、和具备在元件的深度方向上延伸的伪栅极电极(18)的伪沟槽MOS单元。接下来，在n‑型半导体基板(1)的正面上，形成发射极电极(9)以及筛选焊盘DG。筛选焊盘DG与伪栅极电极(18)连接。接下来，在发射极电极(9)与筛选焊盘DG之间施加规定电压，来进行针对伪栅极绝缘膜(17)的筛选。接下来，通过覆盖发射极电极(9)以及筛选焊盘DG的镀膜(13)，来将发射极电极(9)与筛选焊盘DG短路，从而完成产品。
-
公开(公告)号：CN107534042B
公开(公告)日：2020-10-27
申请号：CN201680024918.7
申请日：2016-06-10
IPC分类号： H01L27/04 , H01L21/329 , H01L21/336 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L29/739 , H01L29/78 , H01L29/861 , H01L29/868
摘要： 在n‑半导体基板的正面侧，从IGBT部(21)遍及FWD部(22)设有p基层(2)，由沟槽(3)、栅氧化膜(4)和栅电极(5)构成的沟槽栅，以及发射电极(8)。被夹在相邻的沟槽(3)之间的p基层(2)中的具有n+发射区(6)的p基层(2)为IGBT发射极部(31)，不具有n+发射区(6)的p基层(2)为FWD阳极部(32)。n+阴极区(12)的短边方向宽度L12比FWD阳极部(32)的短边方向宽度L32窄。FWD阳极部(32)的短边方向宽度L32与n+阴极区(12)的短边方向宽度L12的差值ΔL1为50μm以上。由此，能够提供减小正向压降，并且抑制反向恢复时的波形振动，且具有软恢复特性的半导体装置。
-
公开(公告)号：CN107251205A
公开(公告)日：2017-10-13
申请号：CN201680012544.7
申请日：2016-06-10
IPC分类号： H01L21/336 , H01L21/322 , H01L21/329 , H01L21/8234 , H01L27/04 , H01L27/06 , H01L27/088 , H01L29/739 , H01L29/78 , H01L29/861 , H01L29/868
摘要： 本发明提供半导体装置和半导体装置的制造方法，在成为n－型漂移层(1)的n－型半导体基板的正面形成FS结构的RC‑IGBT的正面元件结构。接着，在n－型半导体基板的背面形成p+型集电区(10)、n+型阴极区(11)和n+型FS层(12)。n+型FS层(12)使用硒而形成。接着，从n－型半导体基板的背面照射轻离子，并且在n－型漂移层(1)的内部形成第一低寿命区域(31)。接着，从n－型半导体基板的背面照射轻离子，并且在n+型FS层(12)的内部形成第二低寿命区域(32)。接着，利用退火处理，降低n+型FS层(12)内部的结晶缺陷的缺陷密度。由此，能够抑制漏电流的增加、降低电损耗，并且提高合格率。
-
公开(公告)号：CN109314139B
公开(公告)日：2022-04-15
申请号：CN201780032407.4
申请日：2017-09-15
IPC分类号： H01L29/78 , H01L21/28 , H01L21/322 , H01L21/329 , H01L21/336 , H01L29/41 , H01L29/739 , H01L29/861 , H01L29/868
摘要： 对插塞电极(12)进行凹蚀而使其仅残留在接触孔(8a)的内部，并且使层间绝缘膜(8)的上表面(8e)上的阻挡金属(9)露出。然后，对阻挡金属(9)进行凹蚀，使层间绝缘膜(8)的上表面(8e)露出。然后，形成其余的元件结构，并利用氦或电子束照射控制寿命，之后进行氢退火。在该氢退火时，由于在覆盖栅电极(4)的层间绝缘膜(8)的上表面(8e)不存在阻挡金属(9)，所以能够使氢原子到达台面部。由此，因氦或电子束的照射而产生于台面部的晶格缺陷恢复，栅极阈值电压恢复。由此，即使在对于具备插塞电极隔着阻挡金属埋入接触孔的结构的半导体装置进行了寿命控制的情况下也能稳定且容易地得到该半导体装置的预定特性。
-
公开(公告)号：CN107534042A
公开(公告)日：2018-01-02
申请号：CN201680024918.7
申请日：2016-06-10
IPC分类号： H01L27/04 , H01L21/329 , H01L21/336 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L29/739 , H01L29/78 , H01L29/861 , H01L29/868
摘要： 在n‑半导体基板的正面侧，从IGBT部(21)遍及FWD部(22)设有p基层(2)，由沟槽(3)、栅氧化膜(4)和栅电极(5)构成的沟槽栅，以及发射电极(8)。被夹在相邻的沟槽(3)之间的p基层(2)中的具有n+发射区(6)的p基层(2)为IGBT发射极部(31)，不具有n+发射区(6)的p基层(2)为FWD阳极部(32)。n+阴极区(12)的短边方向宽度L12比FWD阳极部(32)的短边方向宽度L32窄。FWD阳极部(32)的短边方向宽度L32与n+阴极区(12)的短边方向宽度L12的差值ΔL1为50μm以上。由此，能够提供减小正向压降，并且抑制反向恢复时的波形振动，且具有软恢复特性的半导体装置。
-
公开(公告)号：CN109314139A
公开(公告)日：2019-02-05
申请号：CN201780032407.4
申请日：2017-09-15
IPC分类号： H01L29/78 , H01L21/28 , H01L21/322 , H01L21/329 , H01L21/336 , H01L29/41 , H01L29/739 , H01L29/861 , H01L29/868
摘要： 对插塞电极(12)进行凹蚀而使其仅残留在接触孔(8a)的内部，并且使层间绝缘膜(8)的上表面(8e)上的阻挡金属(9)露出。然后，对阻挡金属(9)进行凹蚀，使层间绝缘膜(8)的上表面(8e)露出。然后，形成其余的元件结构，并利用氦或电子束照射控制寿命，之后进行氢退火。在该氢退火时，由于在覆盖栅电极(4)的层间绝缘膜(8)的上表面(8e)不存在阻挡金属(9)，所以能够使氢原子到达台面部。由此，因氦或电子束的照射而产生于台面部的晶格缺陷恢复，栅极阈值电压恢复。由此，即使在对于具备插塞电极隔着阻挡金属埋入接触孔的结构的半导体装置进行了寿命控制的情况下也能稳定且容易地得到该半导体装置的预定特性。
-
公开(公告)号：CN105023845A
公开(公告)日：2015-11-04
申请号：CN201510151867.1
申请日：2015-04-01
IPC分类号： H01L21/336 , H01L21/28
CPC分类号： H01L29/0696 , G01R31/2601 , H01L22/14 , H01L22/30 , H01L24/48 , H01L24/49 , H01L24/85 , H01L29/0619 , H01L29/407 , H01L29/4236 , H01L29/4238 , H01L29/66348 , H01L29/7397 , H01L2224/05624 , H01L2224/45015 , H01L2224/4813 , H01L2224/48139 , H01L2224/49113 , H01L2224/85399 , H01L2224/85801 , H01L2924/00014 , H01L2924/13055 , H01L2924/13091 , H01L2924/00 , H01L2924/20753 , H01L2924/20754 , H01L2924/20755 , H01L2924/20756 , H01L2924/20757 , H01L2924/20758 , H01L2924/20759 , H01L2924/2076 , H01L2224/45099 , H01L2924/207 , H01L29/66545 , H01L29/66553
摘要： 本发明提供一种具备伪沟槽MOS单元，并且市场故障率低的沟槽栅型的半导体装置的制造方法、半导体装置的评价方法以及半导体装置。首先，在n-型半导体基板1的正面，形成具备在元件的深度方向上延伸的栅极电极(8)的沟槽MOS单元、和具备在元件的深度方向上延伸的伪栅极电极(18)的伪沟槽MOS单元。接下来，在n-型半导体基板(1)的正面上，形成发射极电极(9)以及筛选焊盘DG。筛选焊盘DG与伪栅极电极(18)连接。接下来，在发射极电极(9)与筛选焊盘DG之间施加规定电压，来进行针对伪栅极绝缘膜(17)的筛选。接下来，通过覆盖发射极电极(9)以及筛选焊盘DG的镀膜(13)，来将发射极电极(9)与筛选焊盘DG短路，从而完成产品。
-
公开(公告)号：CN109478564A
公开(公告)日：2019-03-15
申请号：CN201780044661.6
申请日：2017-06-29
申请人： 株式会社电装
发明人： 河野宪司
IPC分类号： H01L29/739 , H01L29/78
摘要： 半导体装置具备多个IGBT元件和对应于各IGBT元件的续流二极管。多个IGBT元件并联地连接而被驱动。多个IGBT元件分别具有集电极区域(11)、漂移区域(10)、体区域(13)、将体区域贯通而到达漂移区域的沟槽栅极(G1、G2、G3、G4)、以及被体区域包围并且隔着绝缘膜而与沟槽栅极接触的发射极区域(14)。多个IGBT元件分别还具有形成了发射极区域的有源单元、没有形成发射极区域的伪单元、以及没有形成发射极区域的有源伪单元。有源伪单元具有体区域被电气地浮置的浮置单元。相对于有源单元和有源伪单元的总数，浮置单元的数量被设为5％以上且35％以下。
-
公开(公告)号：CN107750392A
公开(公告)日：2018-03-02
申请号：CN201680036701.8
申请日：2016-05-27
申请人： 株式会社电装
摘要： 提供一种半导体芯片。半导体芯片具备：开关元件(11a～16a)，具有栅极电极；第1控制焊盘(71)，与上述栅极电极电连接，被施加控制上述开关元件的接通、断开的电压；以及第2控制焊盘(72)，在上述开关元件接通时，在与上述第1控制焊盘之间构成供控制电流流过的电流路径，上述第1控制焊盘以及上述第2控制焊盘中的某一方的控制焊盘被配置成被另一方的控制焊盘夹着。
-
-
-
-
-
-
-
-
-
搜索结果
63 条记录 (耗时 0.04 秒)
