利索-全球专利检索

  1. 登录
  2. 注册
发明公开
CN105119550A 一种采用CPLD实现的简易多相SVPWM调制方法 无效 - 驳回

  • 专利标题： 一种采用CPLD实现的简易多相SVPWM调制方法
  • 专利标题（英）： Simple multiphase SVPWM modulation method realized by utilization of CPLD
  • 申请号： CN201510614787.5
    申请日： 2015-09-24
  • 公开(公告)号： CN105119550A
    公开(公告)日： 2015-12-02
  • 发明人: 杨浩东
  • 申请人： 杨浩东
  • 申请人地址： 江苏省苏州市湖山路99号百工楼405室
  • 专利权人： 杨浩东
  • 当前专利权人： 杨浩东
  • 当前专利权人地址： 江苏省苏州市湖山路99号百工楼405室
  • 代理机构： 杭州九洲专利事务所有限公司
  • 代理商 翁霁明
  • 主分类号： H02P23/00
  • IPC分类号： H02P23/00
一种采用CPLD实现的简易多相SVPWM调制方法
摘要：
一种采用CPLD实现的简易多相SVPWM调制方法，它包括如下步骤：a）CPLD与微处理通过8位或16位并口实现通信，由微处理向CPLD发送正弦波调制比A和空间电压矢量的当前位置电角度θ，CS为CPLD或FPGA片选信号；b）CPLD在接受微处理发送来的A和θ后，通过正弦算法，计算n相电压调制信号U1、U2、…Un，通过比较得到n个信号的最大值Max和最小值，得到一个偏移量Toffset，Ts为开关周期，然后得到T1、T2、…Tn，接着对其右移一位，得到与计数器的比较值；c）在CPLD内部设计一向上向下重复计数的计数器；输出的信号经过死区产生模块DB，最终生成n相系统的2n个PWM驱动脉冲。
摘要（英）：

The present invention provides a simple multiphase SVPWM modulation method realized by an utilization of a CPLD, including the steps as follows: a) the CPLD communicates with a micro processor through a 8-bit or 16-bit parallel interface, the micro processor transmits a sine-wave modulation ratio A and a current position electrical angle theta of a voltage space vector to the CPLD, and a CS is a chip selection signal of the CPLD or a FPGA; b) the CPLD calculates modulating signals U1, U2,...,Un of a n-phase voltage through a sine algorithm after receiving the A and the theta transmitted by the micro processor, acquires a maximum value Max and a minimum value of the n signals by the comparison, acquires an offset Toffset, Ts is a switching period, then acquires T1, T2,...,Tn, and acquires a value compared with a counter by one position of shift right of the T1, T2,...,Tn; c) and the counter is arranged in the inner of the CPLD for repeating counts from top to bottom. The outputted signals finally generate 2n PWM driving pulses of the n-phase system by passing through a dead zone generation module DB.

0/0