Invention Grant
- Patent Title: 半导体元件搭载用基板的制造方法
-
Application No.: CN201480013843.3Application Date: 2014-03-11
-
Publication No.: CN105190870BPublication Date: 2018-02-27
- Inventor: 细樅茂
- Applicant: 友立材料株式会社
- Applicant Address: 日本东京都
- Assignee: 友立材料株式会社
- Current Assignee: 长华科技股份有限公司
- Current Assignee Address: 中国台湾高雄市楠梓加工区开发路24号
- Agency: 北京林达刘知识产权代理事务所
- Agent 刘新宇; 张会华
- Priority: 2013-056466 2013.03.19 JP
- International Application: PCT/JP2014/056304 2014.03.11
- International Announcement: WO2014/148308 JA 2014.09.25
- Date entered country: 2015-09-10
- Main IPC: H01L23/12
- IPC: H01L23/12 ; H01L21/027

Abstract:
为了提高电极层与树脂之间密合性强度,提供一种增加电极层的厚度并且为了咬入树脂而使电极层的截面形状形成为具有凹凸的形状的半导体元件搭载用基板。该半导体元件搭载用基板的制造方法依次经过以下工序:使用主感光波长不同的两种干膜抗蚀剂在基板(1)表面形成多个抗蚀层(10、11)的工序;第1曝光工序,自多个抗蚀层的上方使用第1曝光用掩模(20)从多个抗蚀层中选择性地使特定的抗蚀层(10)以第1图案感光;第2曝光工序,自多个抗蚀层的上方使用第2曝光用掩模(21)从多个抗蚀层中选择性地使特定的抗蚀层(11)以第2图案感光;显影工序,去除多个抗蚀层的未曝光部分(30、31)而使基板的表面局部露,出从而形成具有开口部(40、41)的抗蚀剂掩模(10、11);对基板的表面的暴露的部分实施镀敷从而形成镀层(2)的工序;以及去除抗蚀剂掩模的工序。
Public/Granted literature
- CN105190870A 半导体元件搭载用基板的制造方法 Public/Granted day:2015-12-23
Information query
IPC分类: