利索-全球专利检索

  1. 登录
  2. 注册
发明公开
CN106783784A 芯片封装电极结构以及使用该电极的芯片封装结构 审中-实审 转让

  • 专利标题： 芯片封装电极结构以及使用该电极的芯片封装结构
  • 专利标题（英）： Chip packaging electrode structure and chip packaging structure with electrode
  • 申请号： CN201710059168.3
    申请日： 2017-01-24
  • 公开(公告)号： CN106783784A
    公开(公告)日： 2017-05-31
  • 发明人: 付猛
  • 申请人： 东莞市阿甘半导体有限公司
  • 申请人地址： 广东省东莞市松山湖高新技术产业开发区工业南路8号创投大厦1层111、112B、112C、112D
  • 专利权人： 东莞市阿甘半导体有限公司
  • 当前专利权人： 深圳市槟城电子有限公司
  • 当前专利权人地址： 广东省东莞市松山湖高新技术产业开发区工业南路8号创投大厦1层111、112B、112C、112D
  • 主分类号： H01L23/488
  • IPC分类号： H01L23/488 ;  H01L23/49 ;  H01L23/31
芯片封装电极结构以及使用该电极的芯片封装结构
摘要：
提供了一种芯片封装电极结构，包括：第一导电层，该第一导电层具有第一热膨胀系数；以及膨胀抑制层，至少部分地覆盖该第一导电层并用于抑制该第一导电层的膨胀，该膨胀抑制层具有第二膨胀系数并且该第二膨胀系数小于该第一热膨胀系数。还提供了一种芯片封装结构，包括：芯片；以及一个或多个与该芯片连接的如上面所述的电极。
摘要（英）：

The invention provides a chip packaging electrode structure. The chip packaging electrode structure comprises a first electric conducting layer and an expansion inhibiting layer, wherein the first electric conducting layer is provided with a first thermal expansion coefficient, the expansion inhibiting layer at least covers the first electric conducting layer partially and is used for inhibiting expansion of the first electric conducting layer, and the expansion inhibiting layer comprises a second expansion coefficient smaller than the first thermal expansion coefficient. The invention further provides a chip packaging structure. The chip packaging structure comprises a chip and one or more electrodes connected to the chip.

0/0