本发明公开了一种迟滞宽度可编程的迟滞比较器及其实现方法，包括输入控制逻辑、迟滞阈值控制逻辑、正负跳变阈值选择逻辑和混合折叠式共源共栅结构等模块；在测试模式下，该迟滞比较器通过配置迟滞阈值控制逻辑和正负跳变阈值选择逻辑，获得全参考电压范围内的正负跳变迟滞能力；在正常工作模式下，迟滞比较器基于不同参考电压选择相应折叠式共源共栅结构，配置相应的迟滞阈值，保证迟滞比较器在轨到轨参考电压范围内正常工作。本发明具有迟滞能力可测试、迟滞宽度可编程，轨到轨参考电压工作范围，对参考电压产生模块隔离度好以及抗干扰性强等特性，体现出较大的使用灵活性，适用于数模接口芯片设计领域。