一种对工艺引起MOS电容栅极漏电不敏感的PLL电路

    公开(公告)号:CN110061739B

    公开(公告)日:2023-12-01

    申请号:CN201910417809.7

    申请日:2019-05-20

    发明人: 郭斌

    IPC分类号: H03L7/093

    摘要: 本发明公开了一种对工艺引起MOS电容栅极漏电不敏感的PLL电路及其实现方法,旨在为高性能时钟系统提供高精度低抖动的时钟信号。该结构主要包括鉴频鉴相器(PFD)、电流可编程电荷泵、双通路LPF、压控振荡器(VCO)、VC初始化模块、检测模块和反馈分频器(DIV)等;本发明主要适用于时钟芯片、零延迟时钟缓冲芯片等。

    一种应用于USB从设备的高精度无晶体自校正时钟系统

    公开(公告)号:CN110113045A

    公开(公告)日:2019-08-09

    申请号:CN201910418421.9

    申请日:2019-05-20

    发明人: 郭斌

    IPC分类号: H03L7/099 H03L7/18 G06F1/08

    摘要: 本发明公开了一种应用于USB从设备的高精度无晶体自校正时钟系统,旨在为USB从设备提供精确的时钟信号。该时钟系统包括SOF检测模块(101)、校正模块(102)、振荡器(103)等;首先,当带有无晶体振荡器的从设备插入USB主设备时,主设备给从设备供电,同时粗调控制码和微调控制码复位为初始值,振荡器输出最低时钟频率;其次,校正模块开启一级校正模式,对振荡器进行线性校正,使得振荡器输出频率误差进入一级频率调谐误差范围内,SOF(Start OF Frame,起始帧)检测模块正确识别SOF,最终获得粗调控制码;最后,校正模块进入二级校正模式,对振荡器进行二次粗调和微调,当振荡器输出频率误差进入二级频率调谐误差范围内,校正工作完成,USB从设备正常工作。本发明适用于USB接口芯片、MCU控制芯片等。

    一种对工艺引起MOS电容栅极漏电不敏感的PLL电路及其实现方法

    公开(公告)号:CN110061739A

    公开(公告)日:2019-07-26

    申请号:CN201910417809.7

    申请日:2019-05-20

    发明人: 郭斌

    IPC分类号: H03L7/093

    摘要: 本发明公开了一种对工艺引起MOS电容栅极漏电不敏感的PLL电路及其实现方法,旨在为高性能时钟系统提供高精度低抖动的时钟信号。该结构主要包括鉴频鉴相器(PFD)、电流可编程电荷泵、双通路LPF、压控振荡器(VCO)、VC初始化模块、检测模块和反馈分频器(DIV)等;本发明主要适用于时钟芯片、零延迟时钟缓冲芯片等。

    一种迟滞宽度可编程的迟滞比较器

    公开(公告)号:CN106788354A

    公开(公告)日:2017-05-31

    申请号:CN201611203982.X

    申请日:2016-12-23

    发明人: 郭斌

    摘要: 本发明公开了一种迟滞宽度可编程的迟滞比较器及其实现方法,包括输入控制逻辑、迟滞阈值控制逻辑、正负跳变阈值选择逻辑和混合折叠式共源共栅结构等模块;在测试模式下,该迟滞比较器通过配置迟滞阈值控制逻辑和正负跳变阈值选择逻辑,获得全参考电压范围内的正负跳变迟滞能力;在正常工作模式下,迟滞比较器基于不同参考电压选择相应折叠式共源共栅结构,配置相应的迟滞阈值,保证迟滞比较器在轨到轨参考电压范围内正常工作。本发明具有迟滞能力可测试、迟滞宽度可编程,轨到轨参考电压工作范围,对参考电压产生模块隔离度好以及抗干扰性强等特性,体现出较大的使用灵活性,适用于数模接口芯片设计领域。

    一种应用于USB从设备时钟系统的自校正算法

    公开(公告)号:CN110233620B

    公开(公告)日:2023-09-22

    申请号:CN201910483845.3

    申请日:2019-06-05

    发明人: 郭斌

    IPC分类号: H03L7/099 H03L7/18 G06F1/08

    摘要: 本发明公开了一种应用于USB从设备时钟系统的自校正算法,旨在为USB从设备快速提供精确的时钟信号。该算法主要利用USB通信中连续SOF(Start Of Frame,起始帧)之间固定1ms包间隔的时间标度和振荡器的线性频率特性进行实现。首先,通过线性调节振荡器频率实现从设备正确识别SOF,同时产生最优的一级粗调控制码(Ctrl_Coarse_First);其次,在二级粗调阶段,基于每次粗调结果逐步修调目标校正频率(F_aim),获得二级粗调控制码(Ctrl_Coarse_Sec);最后,基于每次微调结果逐步修调目标校正频率(F_aim),获得满足频率精度要求的微调控制码,最终输出精确的USB时钟。本发明适用于USB接口芯片、MCU控制芯片等时钟校正实现。

    一种应用于USB从设备时钟系统的自校正算法

    公开(公告)号:CN110233620A

    公开(公告)日:2019-09-13

    申请号:CN201910483845.3

    申请日:2019-06-05

    发明人: 郭斌

    IPC分类号: H03L7/099 H03L7/18 G06F1/08

    摘要: 本发明公开了一种应用于USB从设备时钟系统的自校正算法,旨在为USB从设备快速提供精确的时钟信号。该算法主要利用USB通信中连续SOF(Start Of Frame,起始帧)之间固定1ms包间隔的时间标度和振荡器的线性频率特性进行实现。首先,通过线性调节振荡器频率实现从设备正确识别SOF,同时产生最优的一级粗调控制码(Ctrl_Coarse_First);其次,在二级粗调阶段,基于每次粗调结果逐步修调目标校正频率(F_aim),获得二级粗调控制码(Ctrl_Coarse_Sec);最后,基于每次微调结果逐步修调目标校正频率(F_aim),获得满足频率精度要求的微调控制码,最终输出精确的USB时钟。本发明适用于USB接口芯片、MCU控制芯片等时钟校正实现。

    一种应用于USB从设备的高精度无晶体自校正时钟系统

    公开(公告)号:CN110113045B

    公开(公告)日:2023-11-14

    申请号:CN201910418421.9

    申请日:2019-05-20

    发明人: 郭斌

    IPC分类号: H03L7/099 H03L7/18 G06F1/08

    摘要: 本发明公开了一种应用于USB从设备的高精度无晶体自校正时钟系统,旨在为USB从设备提供精确的时钟信号。该时钟系统包括SOF检测模块(101)、校正模块(102)、振荡器(103)等;首先,当带有无晶体振荡器的从设备插入USB主设备时,主设备给从设备供电,同时粗调控制码和微调控制码复位为初始值,振荡器输出最低时钟频率;其次,校正模块开启一级校正模式,对振荡器进行线性校正,使得振荡器输出频率误差进入一级频率调谐误差范围内,SOF(Start OF Frame,起始帧)检测模块正确识别SOF,最终获得粗调控制码;最后,校正模块进入二级校正模式,对振荡器进行二次粗调和微调,当振荡器输出频率误差进入二级频率调谐误差范围内,校正工作完成,USB从设备正常工作。本发明适用于USB接口芯片、MCU控制芯片等。

    一种迟滞宽度可编程的迟滞比较器

    公开(公告)号:CN106788354B

    公开(公告)日:2020-08-25

    申请号:CN201611203982.X

    申请日:2016-12-23

    发明人: 郭斌

    摘要: 本发明公开了一种迟滞宽度可编程的迟滞比较器及其实现方法,包括输入控制逻辑、迟滞阈值控制逻辑、正负跳变阈值选择逻辑和混合折叠式共源共栅结构等模块;在测试模式下,该迟滞比较器通过配置迟滞阈值控制逻辑和正负跳变阈值选择逻辑,获得全参考电压范围内的正负跳变迟滞能力;在正常工作模式下,迟滞比较器基于不同参考电压选择相应折叠式共源共栅结构,配置相应的迟滞阈值,保证迟滞比较器在轨到轨参考电压范围内正常工作。本发明具有迟滞能力可测试、迟滞宽度可编程,轨到轨参考电压工作范围,对参考电压产生模块隔离度好以及抗干扰性强等特性,体现出较大的使用灵活性,适用于数模接口芯片设计领域。

    一种输出频率范围宽锁频速度快的高精度数字锁频环

    公开(公告)号:CN106817126B

    公开(公告)日:2020-07-10

    申请号:CN201611204137.4

    申请日:2016-12-23

    发明人: 郭斌

    IPC分类号: H03L7/099 H03L7/113

    摘要: 本发明公开了一种输出频率范围宽锁频速度快的高精度数字锁频环结构,旨在为无线收发系统提供精确的本振信号。该锁频环包括晶体振荡器(101)、预分频器(102)、数字控制逻辑(103)、数控振荡器(104)、后分频器(105)和反馈分频器(106)等模块;在粗调模式下,数字控制逻辑基于粗调算法比较参考时钟和反馈时钟频率产生粗调门阵列电容控制码,使频率差进入粗调误差范围内;在微调模式下,数字控制逻辑基于微调算法比较反馈时钟和参考时钟频率,经过数字滤波器产生微调门阵列电容控制码,最后实现频率锁定;所述锁频环采用数字逻辑实现鉴频和滤波功能,基于LC谐振腔和多级门阵列电容实现宽范围、高精度和低抖动的数控振荡器单元,结合预分频、后分频、反馈分频技术实现高精度调频步进。本发明适用于无线收音芯片和蓝牙通信芯片的本振设计实现。

    一种输出频率范围宽锁频速度快的高精度数字锁频环

    公开(公告)号:CN106817126A

    公开(公告)日:2017-06-09

    申请号:CN201611204137.4

    申请日:2016-12-23

    发明人: 郭斌

    IPC分类号: H03L7/099 H03L7/113

    摘要: 本发明公开了一种输出频率范围宽锁频速度快的高精度数字锁频环结构,旨在为无线收发系统提供精确的本振信号。该锁频环包括晶体振荡器(101)、预分频器(102)、数字控制逻辑(103)、数控振荡器(104)、后分频器(105)和反馈分频器(106)等模块;在粗调模式下,数字控制逻辑基于粗调算法比较参考时钟和反馈时钟频率产生粗调门阵列电容控制码,使频率差进入粗调误差范围内;在微调模式下,数字控制逻辑基于微调算法比较反馈时钟和参考时钟频率,经过数字滤波器产生微调门阵列电容控制码,最后实现频率锁定;所述锁频环采用数字逻辑实现鉴频和滤波功能,基于LC谐振腔和多级门阵列电容实现宽范围、高精度和低抖动的数控振荡器单元,结合预分频、后分频、反馈分频技术实现高精度调频步进。本发明适用于无线收音芯片和蓝牙通信芯片的本振设计实现。