双扩散漏NMOS器件及制造方法
摘要:
本发明公开了一种双扩散漏NMOS器件,在P型衬底上有N型埋层,N型埋层之上为N型外延;N型外延中有P阱及漂移区,两者之间为双扩散漏NMOS器件的沟道区,沟道区之上的硅表面为双扩散漏NMOS器件的栅氧化层及多晶硅栅极;P阱中具有中掺杂P型区及双扩散漏NMOS器件的源区,漂移区中具有双扩散漏NMOS器件的漏区;P阱及漂移区中,还分别具有一P型掺杂层,分别位于源区及漏区的正下方。P型掺杂层有助于漂移区耗尽,提高击穿电压;位于源区下方的P型掺杂层对器件影响很小,阈值电压几乎不变。同时,由于电流通路中的漂移区浓度没有降低,保证了器件的导通电阻不会增加。本发明所述的工艺方法在没有增加掩模版的情况下有效的提高了击穿电压,没有成本增加。
公开/授权文献
0/0