一种通过逐次逼近方式校正运放失调的电路，包括运算放大器模块、比较器模块、控制逻辑单元、四位逐次逼近寄存器和四位DAC模块；比较器模块的同相端连接运算放大器模块的输出电压，比较器模块的反相端连接VDD/2；比较器模块的输出端连接逻辑控制单元；逻辑控制单元的输出端连接四位逐次逼近寄存器；四位逐次逼近寄存器的四个输出端口和四位DAC模块四个输入端连接；四位DAC模块的电压输出端连接运算放大器模块。校正失调按逐次逼近(SAR)的方式进行校正，仅需要与校正位数相同数目的时钟周期就可以完成校正的过程，提高了校正的速度。