发明公开
- 专利标题: 在半导体芯片制造过程期间防止ESD
- 专利标题(英): PROTECTION FROM ESD DURING THE MANUFACTURING PROCESS OF SEMICONDUCTOR CHIPS
-
申请号: CN201810654540.X申请日: 2018-06-22
-
公开(公告)号: CN109148420A公开(公告)日: 2019-01-04
- 发明人: F·R·戈麦斯 , T·曼高昂 , J·塔利多
- 申请人: 意法半导体公司
- 申请人地址: 菲律宾内湖省
- 专利权人: 意法半导体公司
- 当前专利权人: 意法半导体国际公司
- 当前专利权人地址: 瑞士日内瓦
- 代理机构: 北京市金杜律师事务所
- 代理商 王茂华; 张昊
- 优先权: 15/636,533 20170628 US
- 主分类号: H01L23/60
- IPC分类号: H01L23/60 ; H01L23/49 ; H01L23/495 ; H01L21/60
摘要:
本公开涉及在半导体芯片制造过程期间防止ESD。根据如本文所解释的本公开的原理,选定的引线通过金属带被电连接到引线框架,直到制造过程结束。引线框架通过制造过程接地,以防止任何ESD事件对受保护的引线造成损坏。在最后的分割步骤中,引线彼此电隔离并与引线框架电隔离,从而维持保护免受潜在的ESD事件直到最后封装分割步骤。
公开/授权文献
- CN109148420B 在半导体芯片制造过程期间防止ESD 公开/授权日:2023-05-26
IPC分类: