本发明公开了一种基于FPGA的小型MIMO雷达主控机，包括设置于主控板上的时钟缓冲分发器、两个AD9516时钟芯片、两个ADC芯片、两个DAC芯片、FPGA芯片和时钟发生器CDCM6208。时钟缓冲分发器分别与两个AD9516和CDCM6208单向连接，一个AD9516分别与两个DAC芯片单向连接，另一个AD9516分别与两个ADC芯片单向连接；两个AD9516和CDCM6208还分别与FPGA单向连接，DAC/ADC芯片分别与FPGA双向连接；FPGA还单向连接有光纤收发模块、DDR3存储模块以及天线控制模块，并外接雷达控制台。还公开了一种基于FPGA的小型MIMO雷达主控机的设计方法。