本发明提供了一种300‑2000MHz宽带数字TR组件，发射状态下，FPGA通过频率控制字、波形控制字、初相控制字控制DDS产生中频为400MHz的相应波形信号，经混频器与本振分配电路中的1600MHz或4600MHz的低本振信号产生频率分别为2000MHz或5000MHz的高中频信号，经开关滤波组的滤波选择作用，与本振分配电路中的频率分别为2300‑3000MHz或6‑7GHz的高本振信号完成混频作用，分别产生频率覆盖300‑1000MHz和1000‑2000MHz的发射信号，并由环形器完成收发切换作用。本发明将300‑2000MHz的频率范围划分为两个频段分别进行变频处理，并最终实现低速ADC和DAC分别实现波形产生和回波采样处理，降低了数字组件预处理的难度，避免变频引入的带内杂散，组件具有低成本、集成度高、设计灵活等优势。