本发明公开了一种不同级数伪随机序列的产生装置，其特征在于，包括存储器接收若干个变长移位寄存器发送的随机伪码，相邻两个变长移位寄存器之间通过加法开关单元进行随机伪码二进制加法操作，并通过存储器存储后输出对于提高伪码产生装置的通用性，本发明的实现方式如下：该装置由变长移位寄存器、二进制加法开关单元和存储器组成。变长移位寄存器由多个移位寄存器单元构成，与传统的移位寄存器不同的是，该寄存器有一个控制使能端，可进行组合逻辑和时序逻辑的切换。当使能有效时，该移位寄存器执行时序逻辑功能，类似于数字电路中的D触发器，即在时钟有效沿将输入端数据传递到输出端。