-
公开(公告)号：CN111181576A
公开(公告)日：2020-05-19
申请号：CN202010084997.9
申请日：2020-02-10
申请人： 成都烨软科技有限公司
摘要： 本发明公开了一种存在反馈校验机制的turbo码编码装置，原有的turbo编码普遍是两个编码器、一个删余矩阵和一个交织器完成turbo码编码，本发明去除了一个编码器，并在此基础上增加了一个CRC校验，与turbo码译码装置先进行通信环境状况的优良判断，完成握手生成一个反馈信号给编码装置，并且编码前与编码后分别插入一个FIFO跨时钟域，实现数据的巨量输入、输出，本发明适用于对时效性要求较高的通信领域中，解决了turbo码的编码结构无法适用视频通信，对时效性要求较高通信的问题。
-
-
公开(公告)号：CN109039573B
公开(公告)日：2022-03-29
申请号：CN201810921321.3
申请日：2018-08-14
申请人： 成都烨软科技有限公司
摘要： 本发明公开了一种基于CPM信号多符号检测的方法，属于连续相位频移键控信号解调领域；其包括步骤1：预处理接收信号获取基带复信号分量和产生本地检测序列；步骤2：基带复信号分量按分组长度N依次进行滑动与本地检测序列进行最大似然计算获取2N个最大似然值和最大似然序列；步骤3：将最大似然序列中的每个码元进行N次判断后获取初步解调信号；步骤4：将2N个最大似然值进行峰值检测提取位同步信号后，从初步解调信号中输出最终解调信号；本发明解决现有通过增加匹配长度改善误码率带来的计算复杂度高、解调性能低的问题；达到了大大提升解调误码率性能，降低信号解调的复杂度的效果。
-
公开(公告)号：CN111211793A
公开(公告)日：2020-05-29
申请号：CN202010084985.6
申请日：2020-02-10
申请人： 成都烨软科技有限公司
IPC分类号： H03M13/29
摘要： 本发明公开了一种应用于通信领域信道编码中TPC编码的一种设计方法，信道编码在数据传输中可以检测错误和纠正错误，通过并行TPC编码将编码时间大大缩短，提升编码处理速度。根据不同的数据量选择不同编码器的生成矩阵，主要是编码的生成矩阵会有差异以及输出输出数据时钟不同。利用串并转换思想将二维TPC的串行编码转换到并行编码，提高数据处理时间，优点在于任意一种数据流输入，其编码次数只有两次，对于不同数据流都会消耗相同的时间；并且相比于传统串行TPC编码来说，时间上的消耗也降低了很多，利用FPGA内部资源来提高TPC编码处理速度，可将不同宽度的TPC编码将其变换为并行编码，极大的在系统时钟不变下通过并行编码完成。
-
公开(公告)号：CN108183877B
公开(公告)日：2021-04-13
申请号：CN201810025789.4
申请日：2018-01-11
申请人： 成都烨软科技有限公司
摘要： 本发明公开了一种基于FPGA的多音调频信号解调方法，包括以下步骤：将多音调频模拟信信号转化为数字信号；在FPGA中实现多音调频数字中频信号下变频；在FPGA中进行抽样，降低信号数据速率；在FPGA中实现多普勒频偏矫正；在FPGA中实现码元符号的同步；在FPGA中通过频谱分析完成对导频和单音的检测，提取有效信号，进而实现多音调频信号的解调。本解调方法采用频谱分析直接获取频偏量，跳过了常规锁相环的迭代结构，直接锁定频率偏移量并矫正；根据多音调制调频信号所携带信息的特殊性，将获取到的等效基带信号在FPGA中直接进行快速傅里叶变换即可提取出调制信号，无需经过相位提取，简化了解调结构，降低了解调难度。
-
公开(公告)号：CN108183877A
公开(公告)日：2018-06-19
申请号：CN201810025789.4
申请日：2018-01-11
申请人： 成都烨软科技有限公司
摘要： 本发明公开了一种基于FPGA的多音调频信号解调方法，包括以下步骤：将多音调频模拟信信号转化为数字信号；在FPGA中实现多音调频数字中频信号下变频；在FPGA中进行抽样，降低信号数据速率；在FPGA中实现多普勒频偏矫正；在FPGA中实现码元符号的同步；在FPGA中通过频谱分析完成对导频和单音的检测，提取有效信号，进而实现多音调频信号的解调。本解调方法采用频谱分析直接获取频偏量，跳过了常规锁相环的迭代结构，直接锁定频率偏移量并矫正；根据多音调制调频信号所携带信息的特殊性，将获取到的等效基带信号在FPGA中直接进行快速傅里叶变换即可提取出调制信号，无需经过相位提取，简化了解调结构，降低了解调难度。
-
公开(公告)号：CN111211793B
公开(公告)日：2023-08-04
申请号：CN202010084985.6
申请日：2020-02-10
申请人： 成都烨软科技有限公司
IPC分类号： H03M13/29
摘要： 本发明公开了一种应用于通信领域信道编码中TPC编码的一种设计方法，信道编码在数据传输中可以检测错误和纠正错误，通过并行TPC编码将编码时间大大缩短，提升编码处理速度。根据不同的数据量选择不同编码器的生成矩阵，主要是编码的生成矩阵会有差异以及输出输出数据时钟不同。利用串并转换思想将二维TPC的串行编码转换到并行编码，提高数据处理时间，优点在于任意一种数据流输入，其编码次数只有两次，对于不同数据流都会消耗相同的时间；并且相比于传统串行TPC编码来说，时间上的消耗也降低了很多，利用FPGA内部资源来提高TPC编码处理速度，可将不同宽度的TPC编码将其变换为并行编码，极大的在系统时钟不变下通过并行编码完成。
-
-
公开(公告)号：CN109039573A
公开(公告)日：2018-12-18
申请号：CN201810921321.3
申请日：2018-08-14
申请人： 成都烨软科技有限公司
CPC分类号： H04L7/0054 , H04L25/03178 , H04L27/22 , H04L2025/03394
摘要： 本发明公开了一种基于CPM信号多符号检测的方法，属于连续相位频移键控信号解调领域；其包括步骤1：预处理接收信号获取基带复信号分量和产生本地检测序列；步骤2：基带复信号分量按分组长度N依次进行滑动与本地检测序列进行最大似然计算获取2N个最大似然值和最大似然序列；步骤3：将最大似然序列中的每个码元进行N次判断后获取初步解调信号；步骤4：将2N个最大似然值进行峰值检测提取位同步信号后，从初步解调信号中输出最终解调信号；本发明解决现有通过增加匹配长度改善误码率带来的计算复杂度高、解调性能低的问题；达到了大大提升解调误码率性能，降低信号解调的复杂度的效果。
-
公开(公告)号：CN111124364A
公开(公告)日：2020-05-08
申请号：CN202010085161.0
申请日：2020-02-10
申请人： 成都烨软科技有限公司
IPC分类号： G06F7/58
摘要： 本发明公开了一种不同级数伪随机序列的产生装置，其特征在于，包括存储器接收若干个变长移位寄存器发送的随机伪码，相邻两个变长移位寄存器之间通过加法开关单元进行随机伪码二进制加法操作，并通过存储器存储后输出对于提高伪码产生装置的通用性，本发明的实现方式如下：该装置由变长移位寄存器、二进制加法开关单元和存储器组成。变长移位寄存器由多个移位寄存器单元构成，与传统的移位寄存器不同的是，该寄存器有一个控制使能端，可进行组合逻辑和时序逻辑的切换。当使能有效时，该移位寄存器执行时序逻辑功能，类似于数字电路中的D触发器，即在时钟有效沿将输入端数据传递到输出端。
-
-
-
-
-
-
-
-
-
搜索结果
15 条记录 (耗时 0.03 秒)
