本发明公开了一种应用于通信领域信道编码中TPC编码的一种设计方法，信道编码在数据传输中可以检测错误和纠正错误，通过并行TPC编码将编码时间大大缩短，提升编码处理速度。根据不同的数据量选择不同编码器的生成矩阵，主要是编码的生成矩阵会有差异以及输出输出数据时钟不同。利用串并转换思想将二维TPC的串行编码转换到并行编码，提高数据处理时间，优点在于任意一种数据流输入，其编码次数只有两次，对于不同数据流都会消耗相同的时间；并且相比于传统串行TPC编码来说，时间上的消耗也降低了很多，利用FPGA内部资源来提高TPC编码处理速度，可将不同宽度的TPC编码将其变换为并行编码，极大的在系统时钟不变下通过并行编码完成。