本申请提供了一种利用测试裸片进行测试的硅连接层测试电路，涉及半导体技术领域，在测试裸片内部布设JTAG控制逻辑和边界扫描测试链以形成测试电路，测试裸片与硅连接层表面布设相同排布方式的连接点，使得测试裸片置于载体上与硅连接层表面贴合时即能实现连接点之间的对接，从而可以利用测试裸片内部的测试电路完成对硅连接层内信号通路结构的测试激励传输以及测试结果捕获，可以轻松实现对硅连接层的测试以在装配前对硅连接层进行快速筛选，保证后期可以采用功能正常的硅连接层与裸片组装形成正常的多裸片硅堆叠互连结构，以保证生产良率。