Invention Publication
- Patent Title: 纳米级对准的三维堆叠式集成电路
-
Application No.: CN201880090163.XApplication Date: 2018-12-21
-
Publication No.: CN111758156APublication Date: 2020-10-09
- Inventor: 希德加塔·V·斯林瓦森 , 帕拉斯·阿杰伊 , 阿西姆·赛亚尔 , 奥瓦迪亚·阿贝 , 马克·麦克德莫特 , 杰迪普·库尔卡尼 , 希拉旺·辛格尔
- Applicant: 德克萨斯大学系统董事会
- Applicant Address: 美国德克萨斯州奥斯汀
- Assignee: 德克萨斯大学系统董事会
- Current Assignee: 德克萨斯大学系统董事会
- Current Assignee Address: 美国德克萨斯州奥斯汀
- Agency: 北京三高永信知识产权代理有限责任公司
- Agent 关越
- Priority: 62/609,891 2017.12.22 US
- International Application: PCT/US2018/067322 2018.12.21
- International Announcement: WO2019/126769 EN 2019.06.27
- Date entered country: 2020-08-24
- Main IPC: H01L23/525
- IPC: H01L23/525 ; H01L23/538
Abstract:
一种用于制造三维(3D)堆叠式集成电路的方法。利用取放策略将源晶圆与利用标准二维(2D)半导体制造技术制造的器件层堆叠在一起。源晶圆可以以顺序或平行的方式堆叠。该堆叠可以以面对面、面对背、背对面或背对背的方式进行。可使用硅通孔(TSV)来连接以面对面、背对面或背对背的方式堆叠的源晶圆。或者，可使用层间通孔(ILV)来连接以面对面方式堆叠的源晶圆。
Information query
IPC分类:
