-
公开(公告)号：CN118830075A
公开(公告)日：2024-10-22
申请号：CN202380022814.2
申请日：2023-01-13
Applicant: 德克萨斯大学系统董事会
Inventor： 希德加塔·V·斯林瓦森 , 帕拉斯·阿杰伊
Abstract: 一种实现高精度异构集成的方法。执行第一键合表面和第二键合表面的蚀刻以在该第一键合表面和/或该第二键合表面中产生纳米结构。将该第一键合表面和该第二键合表面键合在一起，其中颗粒落在键合界面处，形成比不具有纳米结构的两个键合表面的键合小至少二分之一的排除区。
-
公开(公告)号：CN108348951A
公开(公告)日：2018-07-31
申请号：CN201680068023.3
申请日：2016-10-14
Applicant: 德克萨斯大学系统董事会
Inventor： 希德加塔·V·斯林瓦森 , 希拉旺·辛格哈尔
CPC classification number: B05C5/0291 , B05C11/028 , B05C13/00 , B41J2/01 , B81C1/0038
Abstract: 一种用于沉积薄膜的方法，其使用名义上的弯曲衬底。通过一个或多个喷墨件将前体液体有机材料的液滴分配到名义上的弯曲衬底上的多个位置处。将覆盖物下降到所分配的液滴上以使覆盖物与衬底之间的间隙闭合，由此允许液滴形成被捕获在衬底与覆盖物之间的连续膜。在一定的持续时间之后，使得能够出现覆盖物、连续膜和衬底的非平衡瞬态。然后，使连续膜固化以将其凝固成固体。使固体与覆盖物分离，由此在衬底上留下聚合物膜。以这种方式，用于膜沉积的此类技术具有被要求适合于广泛应用的膜厚度范围、分辨率和变化。
-
公开(公告)号：CN116583932A
公开(公告)日：2023-08-11
申请号：CN202180087711.5
申请日：2021-10-29
Applicant: 德克萨斯大学系统董事会
Inventor： 希德加塔·V·斯林瓦森 , 阿克希拉·马拉瓦拉普 , 帕拉斯·阿杰伊
IPC: H01L21/027
Abstract: 一种使用受催化剂影响的化学蚀刻来蚀刻半导体基板的方法和系统。一组被独立控制的分立致动器被配置成控制基板上的材料的蚀刻深度，其中该组被独立控制的分立致动器中的至少两个具有不同的致动值。此外，蚀刻深度的变化小于整个基板的特征高度的10％。
-
-
公开(公告)号：CN116209511A
公开(公告)日：2023-06-02
申请号：CN202180066190.5
申请日：2021-07-29
Applicant: 德克萨斯大学系统董事会
Inventor： 希德加塔·V·斯林瓦森 , 雅利安·梅哈博迪 , 阿克希拉·马拉瓦拉普 , 帕拉斯·阿杰伊 , 劳尔·莱马·加林多 , 马克·赫迪
IPC: B01D29/03
Abstract: 一种诊断芯片，用于检测生物标志物和化学混合物或水中的微量纳米颗粒。该诊断芯片包括一个或多个输入，包含有不同尺寸的颗粒的样品被导入至这些输入中的至少一个。此外，该诊断芯片包括多个分离区，样品经过这些分离区时被加压。每个分离区包括确定性侧向位移阵列，这些分离区中的两个或多个的确定性侧向位移阵列具有不同的蚀刻深度曲线。通过这种方式，该诊断芯片可以有效地检测生物标志物和化学混合物或水中的微量纳米颗粒。
-
Patent Agency Ranking
-
公开(公告)号：CN111670493A
公开(公告)日：2020-09-15
申请号：CN201880088011.6
申请日：2018-11-09
Applicant: 德克萨斯大学系统董事会
Inventor： 希德加塔·V·斯林瓦森 , 阿克希拉·马拉瓦拉普 , 希拉旺·辛格尔 , 劳伦斯·R·邓恩 , 布莱恩·高利克
IPC: H01L21/768 , H01L21/78
Abstract: 本技术的多个实施方案总体上涉及半导体器件架构和制造技术。更具体地，本技术的一些实施方案涉及使用受催化剂影响的化学蚀刻技术的硅蚀刻，并将其应用于三维存储器架构和晶体管。CICE是一种基于催化剂的蚀刻方法，可以用于半导体以及半导体的多层结构。CICE工艺的各种实施方案可以使用催化剂来蚀刻半导体基板并制造高纵横比特征。还公开了用于该目的的制造工具。这将使得在制造半导体器件时能够采用该技术。
-
公开(公告)号：CN111670493B
公开(公告)日：2024-06-28
申请号：CN201880088011.6
申请日：2018-11-09
Applicant: 德克萨斯大学系统董事会
Inventor： 希德加塔·V·斯林瓦森 , 阿克希拉·马拉瓦拉普 , 希拉旺·辛格尔 , 劳伦斯·R·邓恩 , 布莱恩·高利克
IPC: H01L21/768 , H01L21/78
Abstract: 本技术的多个实施方案总体上涉及半导体器件架构和制造技术。更具体地，本技术的一些实施方案涉及使用受催化剂影响的化学蚀刻技术的硅蚀刻，并将其应用于三维存储器架构和晶体管。CICE是一种基于催化剂的蚀刻方法，可以用于半导体以及半导体的多层结构。CICE工艺的各种实施方案可以使用催化剂来蚀刻半导体基板并制造高纵横比特征。还公开了用于该目的的制造工具。这将使得在制造半导体器件时能够采用该技术。
-
公开(公告)号：CN112970107A
公开(公告)日：2021-06-15
申请号：CN201980073188.3
申请日：2019-09-06
Applicant: 德克萨斯大学系统董事会
Inventor： 希德加塔·V·斯林瓦森 , 帕拉斯·阿杰伊 , 阿西姆·赛亚尔 , 马克·麦克德莫特 , 杰迪普·库尔卡尼
IPC: H01L25/00 , H01L21/301 , H01L21/98 , H01L25/07 , H01L25/18
Abstract: 本技术的多个实施例提供了超高密度异质集成，其通过纳米精度的取放组装实现。例如，一些实施例提供了使用预制块(PFB)的模块化组装技术的集成。这些PFB可在一个或多个源晶圆上制造。然后，可以采用取放技术将PFB选择性地布置在目标晶圆上，从而可以高效制造纳米级对准的3D堆叠集成电路(N3‑SI)和微米级模块化组装式ASIC(M2A2)。一些实施例包括采用取放组装来构建尺寸任意大于标准光刻场尺寸26×33mm的构造半导体器件的系统和技术。
-
公开(公告)号：CN111758156A
公开(公告)日：2020-10-09
申请号：CN201880090163.X
申请日：2018-12-21
Applicant: 德克萨斯大学系统董事会
IPC: H01L23/525 , H01L23/538
Abstract: 一种用于制造三维(3D)堆叠式集成电路的方法。利用取放策略将源晶圆与利用标准二维(2D)半导体制造技术制造的器件层堆叠在一起。源晶圆可以以顺序或平行的方式堆叠。该堆叠可以以面对面、面对背、背对面或背对背的方式进行。可使用硅通孔(TSV)来连接以面对面、背对面或背对背的方式堆叠的源晶圆。或者，可使用层间通孔(ILV)来连接以面对面方式堆叠的源晶圆。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.038 seconds)
