- 专利标题: 基于多比特非易失存储器的并行逻辑运算方法及全加器
-
申请号: CN202010850270.7申请日: 2020-08-21
-
公开(公告)号: CN112002365B公开(公告)日: 2022-12-23
- 发明人: 马超 , 陶临风 , 罗振 , 金西 , 殷月伟 , 李晓光
- 申请人: 中国科学技术大学
- 申请人地址: 安徽省合肥市包河区金寨路96号
- 专利权人: 中国科学技术大学
- 当前专利权人: 中国科学技术大学
- 当前专利权人地址: 安徽省合肥市包河区金寨路96号
- 代理机构: 北京科迪生专利代理有限责任公司
- 代理商 张乾桢
- 主分类号: G11C11/56
- IPC分类号: G11C11/56 ; G06F7/501
摘要:
本发明提供了一种基于多比特非易失存储器的并行逻辑运算方法及全加器,输入为不同的电平和器件非易失存储状态,输出为基于本逻辑运算规则获得的器件非易失存储状态。所述并行逻辑运算方法适应于任何具备多比特存储态且不同存储态之间可相互转换的非易失存储器。基于该方法可使用1个存储器在两步操作下完成16种完备布尔逻辑功能,且在操作过程中可并行实现多套逻辑功能。在此基础上设计的N位全加器,仅需3个存储器件进行(3N+2)步操作即可实现加法运算,具有高效的运算能力。
公开/授权文献
- CN112002365A 基于多比特非易失存储器的并行逻辑运算方法及全加器 公开/授权日:2020-11-27