本发明涉及航空监视技术领域，具体公开了一种基于FPGA的星载ADS‑B接收机的信号处理模块，包括时钟单元、ADC单元、数字下变频单元、粗同步单元和单条信号译码单元，所述单条信号译码单元用于对粗同步后的数据进行补偿、精同步和解调处理后输出，作为信号处理模块的输出信号。本发明中，在处理过程中多次降低信号采样频率，降低信号点数，减少了FPGA资源消耗与处理延时；在纠错时采用的校验子组合匹配的方法，降低了处理延时；灵敏度可达到直接配置在星基ADS‑B载荷中使用的要求。